fpga時序約束.rar
標(biāo)簽： fpga 時序約束
上傳時間： 2013-09-04
上傳用戶：1101055045
在EDA中，基于數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶：hanli8870
該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計的模擬示波器數(shù)字信號顯示系統(tǒng)的設(shè)計原理和設(shè)計方法。
標(biāo)簽： FPGA 現(xiàn)場可編程 邏輯器件
上傳用戶：qweqweqwe
FPGA特殊管腳說明
標(biāo)簽： FPGA 管腳
上傳用戶：奔跑的雪糕
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實(shí)現(xiàn)的任何數(shù)字設(shè)計，為了成功地操\r\n作，可靠的時鐘是非常關(guān)鍵的。設(shè)計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導(dǎo)致錯誤的行為，并且調(diào)試?yán)щy、花銷很大。 在設(shè)計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統(tǒng)能夠包括上\r\n述四種時鐘類型的任意組合。
標(biāo)簽： FPGA PLD 時鐘
上傳用戶：yelong0614
xilinx virtex fpga
標(biāo)簽： xilinx virtex fpga 設(shè)計指南
上傳時間： 2013-09-05
上傳用戶：448949
基于FPGA的256-QAM實(shí)現(xiàn) 寫FPGA的QAM調(diào)制程序有幫助
標(biāo)簽： FPGA QAM 256 調(diào)制
上傳用戶：xcy122677
VGA顯示的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA VGA
上傳用戶：gonuiln
用VHDL語言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法
標(biāo)簽： VHDL CPLD FPGA 語言
上傳用戶：life840315
Fpga Implementation Of Digital Timing Recovery In Software Radio Receiver
標(biāo)簽： Implementation Recovery Receiver Software
上傳用戶：panpanpan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
