介紹如何用FPGA實現(xiàn)網(wǎng)絡(luò)視頻傳輸?shù)脑O(shè)計論文，很有參考價值。
標(biāo)簽： FPGA 網(wǎng)絡(luò)視頻 傳輸 論文
上傳時間： 2013-08-22
上傳用戶：jisujeke
本文是在FPGA下，實現(xiàn)的有關(guān)接收機位同步電路文章，介紹了實現(xiàn)的方法等。
標(biāo)簽： FPGA
上傳用戶：yjj631
FPGA系統(tǒng)的sram的軟仿真設(shè)計，可以實現(xiàn)按位寫，按位讀。
標(biāo)簽： FPGA sram 仿真設(shè)計
上傳時間： 2013-08-23
上傳用戶：wsq921779565
用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線
標(biāo)簽： FPGA 大型 計時
上傳用戶：q986086481
FFT處理器的FPGA設(shè)計,詳細(xì)論證設(shè)計方案，希望對大家有所幫助。
標(biāo)簽： FPGA FFT 處理器 設(shè)計方案
上傳用戶：ouyangtongze
Xilinx fpga 設(shè)計培訓(xùn)中文教程,比較好的學(xué)習(xí)FPGA入門的教程
標(biāo)簽： Xilinx FPGA fpga 教程
上傳用戶：上善若水
FPGA異步時鐘設(shè)計中的同步策略，需要
標(biāo)簽： FPGA 異步時鐘 策略
上傳用戶：540750247
這是我寫的一個關(guān)于fpga verilog的程序希望有對初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳用戶：gundamwzc
FPGA分頻 控制4個LED連續(xù)閃爍 形成累加的效果
標(biāo)簽： FPGA LED 分頻 控制
上傳用戶：daguogai
基于FPGA的高分辨率VGA顯示控制器的設(shè)計
標(biāo)簽： FPGA VGA 高分辨率 顯示控制器
上傳用戶：lizhen9880
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
