現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實現(xiàn)了一種4096點FFT復(fù)數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75%的乘法器邏輯資源。 在重點研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計;在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設(shè)計:隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實現(xiàn)。 經(jīng)過仿真驗證,本文所設(shè)計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設(shè)計要求。
標簽:
FPGA
FFT
信號處理器
上傳時間:
2013-04-24
上傳用戶:科學怪人