Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面fet結(jié)構(gòu)擴(kuò)展至16nm鰭式fet晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過(guò)90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無(wú)需再使用會(huì)造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問(wèn)題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開(kāi)啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內(nèi)容包括：低失真調(diào)整器、步減控制器、集成fet轉(zhuǎn)換器、低功率集成fet轉(zhuǎn)換器等。
標(biāo)簽： Xilinx Altera FPGA 電源管理
上傳時(shí)間： 2015-01-01
上傳用戶：xz85592677
如今的開(kāi)關(guān)穩(wěn)壓器和電源越來(lái)越緊湊，性能也日益強(qiáng)大，而越來(lái)越高的開(kāi)關(guān)頻率是設(shè)計(jì)人員面臨的主要問(wèn)題之一，正是它使得PCB的設(shè)計(jì)越來(lái)越困難。事實(shí)上，PCB版圖已經(jīng)成為區(qū)分好與差的開(kāi)關(guān)電源設(shè)計(jì)的分水嶺。本文針對(duì)如何一次性創(chuàng)建優(yōu)秀PCB版圖提出一些建議?？紤]一個(gè)將24V降為3.3V的3A開(kāi)關(guān)穩(wěn)壓器。設(shè)計(jì)這樣一個(gè)10W穩(wěn)壓器初看起來(lái)不會(huì)太困難，設(shè)計(jì)人員可能很快就可以進(jìn)入實(shí)現(xiàn)階段。不過(guò)，讓我們看看在采用Webench等設(shè)計(jì)軟件后，實(shí)際會(huì)遇到哪些問(wèn)題。如果我們輸入上述要求，Webench會(huì)從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A fet的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。Webench菜單中包括了對(duì)體積或效率的設(shè)計(jì)優(yōu)化。設(shè)計(jì)需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。
標(biāo)簽： PCB 開(kāi)關(guān)電源 版圖設(shè)計(jì)
上傳時(shí)間： 2013-10-08
上傳用戶：gtzj
本文將接續(xù)介紹電源與功率電路基板，以及數(shù)字電路基板導(dǎo)線設(shè)計(jì)。寬帶與高頻電路基板導(dǎo)線設(shè)計(jì)a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由fet 輸入的高速OP 增幅器OPA656 構(gòu)成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數(shù)為2 倍。此外為改善平滑性特別追加設(shè)置可以加大噪訊gain，抑制gain-頻率特性高頻領(lǐng)域時(shí)峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設(shè)計(jì)目標(biāo)低于0.5pF。如果上述部位附著大浮游容量的話，會(huì)成為高頻領(lǐng)域的頻率特性產(chǎn)生峰值的原因，嚴(yán)重時(shí)頻率甚至?xí)驗(yàn)閒eedback 阻抗與浮游容量，造成feedback 信號(hào)的位相延遲，最后導(dǎo)致頻率特性產(chǎn)生波動(dòng)現(xiàn)象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問(wèn)題，圖27 的電路基板圖案的非反相輸入端子部位無(wú)full ground設(shè)計(jì)，如果有外部噪訊干擾之虞時(shí)，接地可設(shè)計(jì)成網(wǎng)格狀(mesh)。圖28 是根據(jù)圖26 制成的OP 增幅器Gain－頻率特性測(cè)試結(jié)果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標(biāo)簽： PCB
上傳時(shí)間： 2013-11-09
上傳用戶：z754970244
MSP-TEST44X 學(xué)習(xí)板光盤資料及實(shí)驗(yàn)說(shuō)明 本學(xué)習(xí)板是按照教育大綱，采納國(guó)內(nèi)外許多單片機(jī)實(shí)驗(yàn)儀的優(yōu)點(diǎn),保持了傳統(tǒng)機(jī)的實(shí)驗(yàn) 項(xiàng)目，增加了以實(shí)用技術(shù)為主的許多實(shí)驗(yàn)。實(shí)驗(yàn)內(nèi)容涉及到端口，時(shí)鐘，F(xiàn)LASH 讀寫，看 門狗，硬件乘法器，TIMER_A_操作，TIMER_A ，ADC&bt&lcd，通訊操作（232，485， SPI），鍵盤操作(獨(dú)立按鍵,行列按鍵)，LED 顯示，LCD 點(diǎn)陣操作，擴(kuò)展 DATA FLASH 操作， EEPROM 共 14 個(gè)例程，采用 C 和匯編兩種語(yǔ)言形式。學(xué)習(xí)版硬件平臺(tái)以 MSP430F449 為核 心，使用了 MSP430F449 內(nèi)部的絕大多數(shù)資源，配合 fet 仿真調(diào)試&編程工具，可方便的 實(shí)現(xiàn)開(kāi)發(fā)，在線調(diào)試與編程下載。為了便于大家查找學(xué)習(xí)板的資料及便捷的觀看實(shí)驗(yàn)指導(dǎo)書(shū)， 特作此說(shuō)明。
標(biāo)簽： MSP-TEST 44 光盤 實(shí)驗(yàn)
上傳時(shí)間： 2017-09-27
上傳用戶：拔絲土豆
《晶體管電路設(shè)計(jì)（上）》 《晶體管電路設(shè)計(jì)》(上)是“實(shí)用電子電路設(shè)計(jì)叢書(shū)”之一，共分上下二冊(cè)?！毒w管電路設(shè)計(jì)》(上)作為上冊(cè)主要內(nèi)容有晶體管工作原理，放大電路的性能、設(shè)計(jì)與應(yīng)用，射極跟隨器的性能與應(yīng)用電路，小型功率放大電路的設(shè)計(jì)與應(yīng)用，功率放大器的設(shè)計(jì)與制作，共基極電路的性能、設(shè)計(jì)與應(yīng)用，視頻選擇器的設(shè)計(jì)與制作，共射-共基電路的設(shè)計(jì)，負(fù)反饋放大電路的設(shè)計(jì)，直流穩(wěn)定電源的設(shè)計(jì)與制作，差動(dòng)放大電路的設(shè)計(jì)，運(yùn)算放大電路的設(shè)計(jì)與制作，下冊(cè)則共分15章，主要介紹fet、功率MOS、開(kāi)關(guān)電源電路等?！毒w管電路設(shè)計(jì)》(上)面向?qū)嶋H需要，理論聯(lián)系實(shí)際，通過(guò)大量具體的實(shí)驗(yàn)，通俗易懂地介紹晶體管電路設(shè)計(jì)的基礎(chǔ)知識(shí)。
標(biāo)簽： 晶體管 電路設(shè)計(jì)
上傳時(shí)間： 2016-07-14
上傳用戶：煙草圈兒
本軟件為icircuit v1.11.2，適用于Android平臺(tái)。icircuit是一款電路仿真設(shè)計(jì)程序，無(wú)論你是學(xué)生，計(jì)算機(jī)業(yè)余愛(ài)好者還是工程師，這都將是你最好的模擬工具。你可以使用它將任何支持的仿真元器件連接在一起，并各自設(shè)置其屬性。軟件介紹：iCircuit不像其他的模擬程序需要靜止測(cè)量或者花費(fèi)很長(zhǎng)時(shí)間來(lái)設(shè)置參數(shù)。僅需簡(jiǎn)單的幾步操作，就可以媲美花費(fèi)很多時(shí)間連接好的實(shí)際電路！我們提供了超過(guò)30種元件來(lái)建立你的仿真電路，從簡(jiǎn)單的電阻、電容，到MOS管、fet管和數(shù)字門元件，一應(yīng)俱全。模擬程序可以使用模擬的萬(wàn)用表來(lái)探測(cè)電路的參數(shù)，并即時(shí)顯示電壓和電流。如果你想看到電路參數(shù)如何隨著時(shí)間的推移而變化，你可以使用內(nèi)置的示波器來(lái)觀察。我們的示波器還支持同時(shí)跟蹤多個(gè)信號(hào)并描繪在同一個(gè)坐標(biāo)系中，非常易于觀察比較支持元件：* 信號(hào)發(fā)生器，電壓源，電流源* 電阻，電容，電感* SPST/ SPDT開(kāi)關(guān)，按鈕，繼電器* 二極管，晶體管，MOSfet* 揚(yáng)聲器，麥克風(fēng)，蜂鳴器，直流電動(dòng)機(jī)和LED* ADC和DAC* 邏輯門：與，或，非，或非，異或* JK觸發(fā)器和D觸發(fā)器* 377400系列* 7段顯示器和驅(qū)動(dòng)程序
標(biāo)簽： icircuit 電路仿真 Android
上傳時(shí)間： 2022-01-06
上傳用戶：
PW1555 is a programmable current limit switch with input voltage range selection and outputvoltage clamping. Extremely low RDS(ON) of the integrated protection N-channel fet helps toreduce power loss during the normal operation. Programmable soft-start time controls the slew rateof the output voltage during the start-up time. Independent enable control allows the complicatedsystem sequencing control. It integrates the over-temperature protection shutdown andautorecovery with hystersis
標(biāo)簽： pw1555
上傳時(shí)間： 2022-02-14
上傳用戶：
#include "NUC1xx.h"#include "Hal.h"#include "pwm.h"//wait current PWM cycle done, otherwise there maybe short pulse on fetvoid PWM_Stop(U8 ch){ switch(ch) { case PWM_CHANNEL_A: PWMA->u32CNR1 = 0; PWMA->u32CMR1 = 0; while(PWMA->u32PDR1 != 0); break; case PWM_CHANNEL_B: PWMA->u32CNR2 = 0; PWMA->u32CMR2 = 0; while(PWMA->u32PDR2 != 0); break; case PWM_CHANNEL_C: PWMA->u32CNR3 = 0; PWMA->u32CMR3 = 0; while(PWMA->u32PDR3 != 0); break; default: while(1); } PWMA->u32POE &= ~(1<<ch); PWMA->u32PCR &= ~(1<<(ch*8));}
上傳時(shí)間： 2022-06-01
上傳用戶：kingwide
高清晶體管電路設(shè)計(jì)（上）放大電路技術(shù)的實(shí)驗(yàn)解析也已上傳：http://dl.21ic.com/download/ic-330937.html 近年來(lái)電子電路的設(shè)計(jì)進(jìn)入了以IC/LSl（集成電路/大規(guī)模集成電路）為中心的階段。小小的管殼內(nèi)凝縮了各種功能的IC/I.Sl給人們帶來(lái)了極大的方便，可以說(shuō)沒(méi)有它就沒(méi)有現(xiàn)代的電子電路。現(xiàn)在是IC的全盛時(shí)代。IC/LSI今后還將進(jìn)一步集成周邊部件及功能，使之規(guī)模更大、功能更強(qiáng)、性能更高。最近有這樣的說(shuō)法，雖然使用晶體管或fet（場(chǎng)效應(yīng)晶體管）簡(jiǎn)單而方便，但是現(xiàn)在的趨勢(shì)更傾向于使用IC。也有人感到專用IC的價(jià)格昂貴，但是不知道怎樣才能把IC與晶體管、fet巧妙地組合起來(lái)獲得性能更高的電路。諸如“用晶體管或（和）fet做成的分立電路最好”之類的說(shuō)法并沒(méi)有過(guò)時(shí)，只不過(guò)對(duì)于IC/1SI以及晶體管、fet構(gòu)成的許多放大/開(kāi)關(guān)器件來(lái)說(shuō)，各自都有有效利用它們優(yōu)點(diǎn)的使用方法。在這樣的背景下，本書(shū)通過(guò)具體的實(shí)驗(yàn)，抓住晶體管、fet的工作圖像，以達(dá)到靈活運(yùn)用這些器件的目的。已經(jīng)出版的本系列《晶體管電路設(shè)計(jì)（上）》一書(shū)中進(jìn)行了以晶體管放大電路為中心的許多實(shí)驗(yàn)。本書(shū)是它的續(xù)編，將介紹有關(guān)fet放大電路、開(kāi)關(guān)電路、模擬開(kāi)關(guān)、振蕩電路等方面的實(shí)驗(yàn)。本書(shū)若能對(duì)提高讀者的電子電路的應(yīng)用技能有所幫助，著者將深感榮幸。最后，對(duì)在本書(shū)的出版、發(fā)行過(guò)程中給予支持和幫助的有關(guān)各方面表示感謝。
標(biāo)簽： 晶體管 電路設(shè)計(jì)
上傳時(shí)間： 2022-06-25
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
