亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fPGAcpld

  • AlteraFPGA設(shè)計基篇.pdf,Altera fPGAcpld設(shè)計高級篇.pdf

    AlteraFPGA設(shè)計基篇.pdf,Altera fPGAcpld設(shè)計高級篇.pdf

    標(biāo)簽: AlteraFPGA fPGAcpld Altera

    上傳時間: 2017-07-31

    上傳用戶:dapangxie

  • fPGAcpld設(shè)計工具──Xilinx+ISE使用詳解

    fPGAcpld設(shè)計工具──Xilinx+ISE使用詳解 fPGAcpld設(shè)計工具──Xilinx+ISE使用詳解 fPGAcpld設(shè)計工具──Xilinx+ISE使用詳解 fPGAcpld設(shè)計工具──Xilinx+ISE使用詳解

    標(biāo)簽: fPGAcpld Xilinx ISE 設(shè)計工具 使用詳解

    上傳時間: 2016-08-18

    上傳用戶:taozhihua1314

  • SVPWM算法優(yōu)化及其fPGAcpld實現(xiàn).rar

    電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中,判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運算,計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程,同時,在整個SVPWM算法中還包含了無理數(shù)的運算,這些復(fù)雜計算不可避免地會產(chǎn)生大量計算誤差,對高精度實時控制產(chǎn)生不可忽視的影響,而且這些復(fù)雜運算的計算量大,對系統(tǒng)的處理速度要求高,程序設(shè)計復(fù)雜,系統(tǒng)運行時間長,占用系統(tǒng)資源多。因此,從工程實際應(yīng)用的角度出發(fā),需要對常規(guī)SVPWM算法進行優(yōu)化設(shè)計。 本文提出的優(yōu)化SVPWM算法,只需進行普通的四則運算,計算非常簡單,克服了上述常規(guī)SVPWM算法中的缺點,同時,采用交叉分配零電壓空間矢量,并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法,達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力,傳統(tǒng)的MCU、DSP都難以滿足其要求,而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能,在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真,當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后,在XilinxISE環(huán)境下采用硬件描述語言設(shè)計輸入方法與原理圖設(shè)計輸入方法相結(jié)合的混合設(shè)計輸入方法進行FPGA/CPLD的電路設(shè)計與輸入,建立相同功能的SVPWM系統(tǒng)模型,然后利用ISESimulator(VHDL/Verilog)仿真器進行功能仿真和性能分析,驗證了本文提出的SVPWM優(yōu)化設(shè)計方案的可行性和有效性。

    標(biāo)簽: fPGAcpld SVPWM 算法優(yōu)化

    上傳時間: 2013-06-27

    上傳用戶:小儒尼尼奧

  • SVPWM算法優(yōu)化及其fPGAcpld實現(xiàn).rar

    電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中,判定等效電壓空間矢量所處扇區(qū)位置時需要進行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運算,計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數(shù)的運算以及過飽和情況下的歸一化處理過程,同時,在整個SVPWM算法中還包含了無理數(shù)的運算,這些復(fù)雜計算不可避免地會產(chǎn)生大量計算誤差,對高精度實時控制產(chǎn)生不可忽視的影響,而且這些復(fù)雜運算的計算量大,對系統(tǒng)的處理速度要求高,程序設(shè)計復(fù)雜,系統(tǒng)運行時間長,占用系統(tǒng)資源多。因此,從工程實際應(yīng)用的角度出發(fā),需要對常規(guī)SVPWM算法進行優(yōu)化設(shè)計。 本文提出的優(yōu)化SVPWM算法,只需進行普通的四則運算,計算非常簡單,克服了上述常規(guī)SVPWM算法中的缺點,同時,采用交叉分配零電壓空間矢量,并將零電壓空間矢量的切換點置于各扇區(qū)中點的方法,達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力,傳統(tǒng)的MCU、DSP都難以滿足其要求,而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實現(xiàn)SVPWM的控制功能,在實時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進行建模和仿真,當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后,在XilinxISE環(huán)境下采用硬件描述語言設(shè)計輸入方法與原理圖設(shè)計輸入方法相結(jié)合的混合設(shè)計輸入方法進行FPGA/CPLD的電路設(shè)計與輸入,建立相同功能的SVPWM系統(tǒng)模型,然后利用ISESimulator(VHDL/Verilog)仿真器進行功能仿真和性能分析,驗證了本文提出的SVPWM優(yōu)化設(shè)計方案的可行性和有效性。

    標(biāo)簽: fPGAcpld SVPWM 算法優(yōu)化

    上傳時間: 2013-07-30

    上傳用戶:15953929477

  • 基于fPGAcpld的智能電力電子控制器的研究

    在直流電氣傳動系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計采用現(xiàn)場可編程門陣列控制實現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對稱度好等許多優(yōu)點,具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對常見的觸發(fā)器進行了分類.通過分析不同類型觸發(fā)器的優(yōu)缺點,最終確定采用三相同步的絕對觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實現(xiàn)高性能控制,簡化了系統(tǒng)設(shè)計.其次,對開發(fā)硬件和軟件以及編程語言進行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場可編程門陣列EPFl0K10器件實現(xiàn)具有相序自適應(yīng)、缺相保護等功能的晶閘管觸發(fā)器的軟硬件設(shè)計.最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實驗結(jié)果和波形分析.試驗結(jié)果表明,該論文設(shè)計的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.

    標(biāo)簽: fPGAcpld 電力電子 控制器

    上傳時間: 2013-04-24

    上傳用戶:baitouyu

  • Altera FPGA設(shè)計基篇

    AlteraFPGA設(shè)計基篇.pdf,Altera fPGAcpld設(shè)計高級篇.pdf

    標(biāo)簽: Altera FPGA

    上傳時間: 2013-08-07

    上傳用戶:9牛10

  • fPGAcpld數(shù)字電路設(shè)計經(jīng)驗

    FPGA CPLD已成為業(yè)界焦點,這篇經(jīng)驗總結(jié)出自高人之手

    標(biāo)簽: fPGAcpld 數(shù)字電路 設(shè)計經(jīng)驗

    上傳時間: 2013-11-24

    上傳用戶:liangrb

  • fPGAcpld數(shù)字電路設(shè)計經(jīng)驗

    FPGA CPLD已成為業(yè)界焦點,這篇經(jīng)驗總結(jié)出自高人之手

    標(biāo)簽: fPGAcpld 數(shù)字電路 設(shè)計經(jīng)驗

    上傳時間: 2013-11-10

    上傳用戶:蒼山觀海

  • Xilinx ISE9.x fPGAcpld設(shè)計指南 原書光盤上的源碼 包含大量vhdl源碼

    Xilinx ISE9.x FPGA\CPLD設(shè)計指南 原書光盤上的源碼 包含大量vhdl源碼

    標(biāo)簽: fPGAcpld Xilinx vhdl ISE

    上傳時間: 2014-11-26

    上傳用戶:Miyuki

  • VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列(115)

    VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列(115)資源包含以下內(nèi)容:1. 《ALTERA FPGA/CPLD高級篇》高速DDR存儲器數(shù)據(jù)接口設(shè)計實例.2. 《ALTERA fPGAcpld高級篇》高速串行差分接口(HSDI)設(shè)計實例.3. 一個運行在PDA上的線程程序.4. 《ALTERA fPGAcpld高級篇》LogicLock設(shè)計實例.5. 595實現(xiàn)漸變程序.6. 我的8個LED漸變的程序歡迎廣大用戶下載.7. dmx512燈光控制協(xié)義,歡迎廣大用戶下載.8. 學(xué)習(xí)嵌入式 mmu 代碼 感覺不錯 發(fā)給大家分享一下了 希望大家喜歡 不錯的.9. dmx512接收程序.10. 數(shù)控開關(guān)電源程序+PROTEUS.11. 剛剛傳錯了.12. 串口32位點陣程序.13. s3c2410 測試程序的原理圖.14. s3c2410的燒片工程.15. 嵌入式C語言程序設(shè)計這本書的書后光盤.16. 2407原理圖 對于學(xué)習(xí)硬件設(shè)計有很大的幫助.17. 利用web camera對目標(biāo)進行特征跟蹤的程序 對于初學(xué)機器視覺的有些幫助.18. uCOS-II在gprs上的應(yīng)用。 應(yīng)用的芯片型號是lpc2220..19. 脈沖反褶積的實現(xiàn).20. 利用鍵盤顯示專用驅(qū)動芯片7290.21. 串行打印機RD32的驅(qū)動程序.22. 點陣顯示,可用于許多場所,方便且視覺性很好,請大家來看看!.23. 9325驅(qū)動.24. 9320的 初如化 CODE.用于驅(qū)動9320.25. 自己寫嵌入式系統(tǒng)的Web Server,基于Busybox的httpd,通過CGI可以實現(xiàn)交互式動態(tài)網(wǎng)頁。.26. 是本人在前邊一次上傳的數(shù)字電壓表的原理圖包括PCB.27. Configuring and Updating the Boot Loader.28. 介紹了GPIB在開發(fā)mg369*儀器的自動控制方面的技巧和注意事項.29. AVRX實時系統(tǒng),在AVR單片機上實現(xiàn)的實時系統(tǒng),很少見的哦.30. 51串口實現(xiàn)多機通信.31. 設(shè)計一個簡單的LED流水彩燈,12個彩燈共陰接地,陽極分別與EP1C3的8個I/O相連,來控制彩燈的滅亮,在不同時段,指示燈有不同的顯示模式..32. 介紹了S3C44B0的使用 對整體的把握.33. 洗衣機的程序 洗衣機的程序.34. lf2407.35. SMDK2440_V1.0_BASE 底板原理圖.36. 多個仿真例子.37. Demo for I2C Master and Slave.38. MiniGUI 1_3_3 移植詳解.39. 嵌入式開發(fā)資料.40. 有關(guān)節(jié)74ls373的知識很有用.

    標(biāo)簽: 天線 工程手冊

    上傳時間: 2013-06-05

    上傳用戶:eeworm

主站蜘蛛池模板: 个旧市| 安岳县| 托克逊县| 河曲县| 嵊泗县| 华池县| 响水县| 额尔古纳市| 杂多县| 湘乡市| 手机| 潼关县| 通许县| 济阳县| 舒城县| 大田县| 吉林省| 泰兴市| 图木舒克市| 黄浦区| 攀枝花市| 永嘉县| 邵东县| 潞城市| 平远县| 亚东县| 象山县| 延寿县| 平湖市| 安徽省| 临沭县| 普格县| 余庆县| 桃园市| 安化县| 秦皇岛市| 凌海市| 慈溪市| 木里| 名山县| 济阳县|