<strike id="o4yca"></strike>
MSP430定時器A測量脈沖寬度 附加程序和注釋詳解
上傳時間： 2013-06-26
上傳用戶：372825274
使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
上傳時間： 2013-08-06
上傳用戶：杏簾在望
This is a document for CYCLONE Develop Kits type LJ-FN300 FPGANIOS. Wish this would help you to find what kits can be select to use.
標(biāo)簽： FPGANIOS document CYCLONE Develop
上傳時間： 2013-08-16
上傳用戶：563686540
This brief introduce a kind of the framework construction to materialize the system. And an example was given with the discussion on the performence.
標(biāo)簽： construction materialize introduce framework
上傳時間： 2013-08-17
上傳用戶：ysystc699
this is a sample about usb out transmission,it s default installation is D:\\RedLogic\\RCII_samples, and the software environment is quatrusII 5.0,it is usefull for studying hardware and usb.
標(biāo)簽： transmission sample about this
上傳時間： 2013-08-24
上傳用戶：座山雕牛逼
一篇關(guān)于CORDIC的文章A survey of CORDIC algorithms for FPGA based computers
標(biāo)簽： CORDIC algorithms computers survey
上傳時間： 2013-08-31
上傳用戶：lliuhhui
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
上傳時間： 2013-08-31
上傳用戶：pwcsoft
usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.
標(biāo)簽： implementation usb_cpld_code Variations adapter
上傳時間： 2013-08-31
上傳用戶：ruan2570406
摘要本文介紹了一種用CPLD設(shè)計GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
上傳時間： 2013-09-01
上傳用戶：wangdean1101
Building a RISC System in an FPGA
標(biāo)簽： Building System RISC FPGA
上傳時間： 2013-09-04
上傳用戶：朗朗乾坤
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
