EJB3.0 開(kāi)發(fā)（圖文） EJB3.0開(kāi)發(fā)Entity.pdf EJB3.0開(kāi)發(fā)Message Driven Bean.pdf EJB3.0開(kāi)發(fā)Session Bean.pdf
上傳時(shí)間： 2014-07-08
上傳用戶(hù)：pompey
Documents related to CAIF, RIL and mobile audio architectures
標(biāo)簽： architectures Documents related mobile
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：hullow
Intel® 64 and IA-32 Architectures Software Developer s Manual (Volume 2A, Instruction Set Reference, A-M)
標(biāo)簽： Architectures Instruction Developer Software
上傳時(shí)間： 2017-07-14
上傳用戶(hù)：qwe1234
Full TCP IP for 8-Bit Architectures
標(biāo)簽： Architectures Full Bit TCP
上傳時(shí)間： 2017-08-18
上傳用戶(hù)：牛津鞋
LINQ to SQL和Entity Framework都是一種包含LINQ功能的對(duì)象關(guān)系映射技術(shù)。他們之間的本質(zhì)區(qū)別在于EF對(duì)數(shù)據(jù)庫(kù)架構(gòu)和我們查詢(xún)的類(lèi)型實(shí)行了更好的解耦。使用EF，我們查詢(xún)的對(duì)象不再是完全對(duì)應(yīng)數(shù)據(jù)庫(kù)架構(gòu)的C#類(lèi)，而是更高層的抽象：Entity Data Model。這為我們提供了額外的靈活性，但是在性能和簡(jiǎn)單性上面也會(huì)有所損失。
上傳時(shí)間： 2016-03-29
上傳用戶(hù)：謝謝謝謝
原版英文PDF電子書(shū)免費(fèi)下載：Digital Integrated Circuit Design From VLSI Architectures to CMOS Fabrication，891頁(yè) 本書(shū)從架構(gòu)和算法講起，介紹了功能驗(yàn)證、vhdl建模、同步電路設(shè)計(jì)、異步數(shù)據(jù)獲取、能耗與散熱、信號(hào)完整性、物理設(shè)計(jì)、設(shè)計(jì)驗(yàn)證等必備技術(shù)，還講解了vlsi經(jīng)濟(jì)運(yùn)作與項(xiàng)目管理，并簡(jiǎn)單闡釋了cmos技術(shù)的基礎(chǔ)知識(shí)，全面涵蓋了數(shù)字集成電路的整個(gè)設(shè)計(jì)開(kāi)發(fā)過(guò)程。 本書(shū)既可以作為高等院校微電子、電子技術(shù)等相關(guān)專(zhuān)業(yè)高年級(jí)師生和研究生的參考教材，也可供半導(dǎo)體行業(yè)工程師參考。 現(xiàn)代電子系統(tǒng)日益復(fù)雜，隨著半導(dǎo)體工藝水平的提高，單芯片的集成度和功能得以不斷增強(qiáng)，其設(shè)計(jì)復(fù)雜度和各種風(fēng)險(xiǎn)也隨之變大，甚至影響到投資者對(duì)研發(fā)新的更復(fù)雜系統(tǒng)芯片的信心。但是，為了有效降低便攜式移動(dòng)系統(tǒng)的產(chǎn)品單位成本和能量消耗，同時(shí)為了在產(chǎn)品獨(dú)特性方面有競(jìng)爭(zhēng)力，越來(lái)越多的電子產(chǎn)品仍然必須采用專(zhuān)用芯片解決方案。因此，深入了解數(shù)字集成電路設(shè)計(jì)的基本方法和關(guān)鍵問(wèn)題，并明確開(kāi)發(fā)過(guò)程的各個(gè)實(shí)踐環(huán)節(jié)存在的風(fēng)險(xiǎn)，就變得十分必要。 本書(shū)是一本將超大規(guī)模數(shù)字電路基本概念原理與工程實(shí)踐管理相結(jié)合的綜合性教材。作者根據(jù)自己多年的教學(xué)和工程實(shí)踐經(jīng)驗(yàn)，從工程實(shí)踐的關(guān)鍵問(wèn)題出發(fā)，對(duì)超大規(guī)模數(shù)字電路的全部講授內(nèi)容進(jìn)行了一次全新的梳理，形成了清晰的解決思路。在數(shù)字集成電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，作者重點(diǎn)闡述了設(shè)計(jì)研制中必須考慮的關(guān)鍵因素，在豐富經(jīng)驗(yàn)基礎(chǔ)上對(duì)設(shè)計(jì)中常常出現(xiàn)的問(wèn)題進(jìn)行了詳盡的討論，可以幫助研究生和資深工程師完善自身的設(shè)計(jì)經(jīng)驗(yàn)和能力，也可以幫助項(xiàng)目管理者明確各個(gè)環(huán)節(jié)的工作重點(diǎn)，規(guī)避研發(fā)環(huán)節(jié)的風(fēng)險(xiǎn)。 本書(shū)和其他數(shù)字集成電路教科書(shū)相比，有兩個(gè)突出的特點(diǎn)。第一是自頂向下的組織方式，從算法的架構(gòu)設(shè)計(jì)開(kāi)始，討論了同步設(shè)計(jì)的各種時(shí)鐘技術(shù)、設(shè)計(jì)驗(yàn)證、散熱和封裝問(wèn)題，還討論了VLSI（超大規(guī)模集成電路）經(jīng)濟(jì)學(xué)與項(xiàng)目管理。讀者可以根據(jù)自身需要直接閱讀感興趣的章節(jié)，而不需要很多半導(dǎo)體物理與器件方面的知識(shí)。第二是實(shí)用性。本書(shū)用了相當(dāng)多的篇幅討論了工程實(shí)踐的問(wèn)題，例如給出了一個(gè)很好的設(shè)計(jì)數(shù)據(jù)組織方法，還有很多檢查列表與提醒。 在目前的集成電路項(xiàng)目里，大量使用了重用的虛擬元件，通常有十幾個(gè)到幾十個(gè)時(shí)鐘，驗(yàn)證工作量也要占到整個(gè)項(xiàng)目周期和投資的50%~70%，關(guān)于虛擬元件、時(shí)鐘方案、VLSI經(jīng)濟(jì)學(xué)、項(xiàng)目管理、功能驗(yàn)證、設(shè)計(jì)驗(yàn)證等內(nèi)容的討論都可以直接作為實(shí)際項(xiàng)目實(shí)踐的參考。總之，本書(shū)的內(nèi)容相當(dāng)全面并有一定深度，基本涵蓋了數(shù)字集成電路設(shè)計(jì)的各個(gè)方面，非常適合用作學(xué)習(xí)數(shù)字集成電路設(shè)計(jì)的高年級(jí)本科生與研究生的教科書(shū)，也適合作為正在從事數(shù)字集成電路開(kāi)發(fā)的工程人員的參考書(shū)。
標(biāo)簽：
上傳時(shí)間： 2022-06-30
上傳用戶(hù)：kristycreasy
Abstract: Some power architectures require the power supply sequencer (or system manager) to controldownstream power MOSFETs to allow power to flow into branch circuits. This application note explains howsystem power sequencing and level shifting can be accomplished using a low-voltage system manager
標(biāo)簽： MOSFET 電平轉(zhuǎn)換 控制 功率
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：wys0120
This application note describes how to retrieve user-defined data from Xilinx configurationPROMs (XC18V00 and Platform Flash devices) after the same PROM has configured theFPGA. The method to add user-defined data to the configuration PROM file is also discussed.The reference design described in this application note can be used in any of the followingXilinx FPGA architectures: Spartan™-II, Spartan-IIE, Spartan-3, Virtex™, Virtex-E, Virtex-II,and Virtex-II Pro.
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：zhouli
The standard that governs the design of avioniccomponents and systems, DO-254, is one of the mostpoorly understood but widely applicable standardsin the avionic industry. While information on thegeneral aspects of the standard is easy to obtain, thedetails of exactly how to implement the standard aresketchy. And once an entity develops a process thatachieves compliance, the details of how compliancewas achieved become part of the intellectualproperty of that entity. This white paper focuses onthe details of developing a DO-254 compliantprocess for the design of FPGAs.
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：q123321
Field Programmable Gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works correctly and functions as you expect in your entire system? These are the questions that this paper sets out to answer.
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：lixqiang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
