隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽: FPGA 多路 傳輸 片的設(shè)計
上傳時間: 2013-07-16
上傳用戶:asdkin
擴(kuò)展頻譜通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強(qiáng)的抗人為干擾、窄帶干擾、多徑干擾的能力。 本文介紹了擴(kuò)展頻譜通信的基本原理,對其數(shù)字實現(xiàn)方法進(jìn)行了深入分析和研究。詳細(xì)闡述了擴(kuò)頻理論基礎(chǔ)一香農(nóng)定理;建立了擴(kuò)頻通信系統(tǒng)的數(shù)學(xué)模型,并對其進(jìn)行了分析;在對偽隨機(jī)序列研究的基礎(chǔ)上,提出了應(yīng)用于本系統(tǒng)的m序列,并對其應(yīng)用特性進(jìn)行了研究;提出了中頻調(diào)制方案DQPSK,對其進(jìn)行了分析;深入研究了接收的同步問題—捕獲和跟蹤,并且在對數(shù)字匹配濾波器原理及其實現(xiàn)方法進(jìn)行深入研究的基礎(chǔ)上,提出基于數(shù)字匹配濾波器的捕獲和跟蹤方案;采用相關(guān)檢測的解擴(kuò)原理,完成了擴(kuò)頻數(shù)據(jù)的解擴(kuò)。
標(biāo)簽: FPGA 列車 擴(kuò)頻通信 基帶處理器
上傳時間: 2013-07-12
上傳用戶:lh25584
詳細(xì)講述了各種基于LINUX的通信實驗,包括GPRS,紅外線 ,藍(lán)牙 ,無線網(wǎng)絡(luò)等
上傳時間: 2013-07-07
上傳用戶:cuicuicui
《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計》,運用VHDL語言詳細(xì)介紹了數(shù)字通信系統(tǒng)的建模與設(shè)計,如HDB3碼的編寫
標(biāo)簽: CPLD_FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間: 2013-06-11
上傳用戶:hwl453472107
CAN-bus(Corltroller Area Network)即控制器局域網(wǎng),是國際上應(yīng)用最廣泛的現(xiàn)場總線之一。它是一種多主方式的串行通訊總線,在工業(yè)控制通訊方面擁有高位速率,高抗電磁干擾性,而且能夠檢測出產(chǎn)生的任何錯誤。作為一種靈活,可靠的通訊系統(tǒng),CAN總線已被廣泛運用于各個工業(yè)控制現(xiàn)場。 基于FPGA+DSP的CAN總線通訊系統(tǒng)設(shè)計主要目標(biāo)是完成CAN總線的多節(jié)點可靠高速性傳輸,通過各節(jié)點之間的數(shù)據(jù)通信以及結(jié)點處理單元內(nèi)部對數(shù)據(jù)的處理實現(xiàn)整個通信系統(tǒng)間各個單元的協(xié)同工作。 本論文中的 CAN 總線通訊系統(tǒng)是完成紅外目標(biāo)探測系統(tǒng)和控制系統(tǒng)與圖像處理系統(tǒng)的實時通信,其硬件部分采用 DSP+FPGA 作為核心通訊處理單元,通過對 DSP硬件編程和FPGA邏輯模塊的設(shè)計實現(xiàn)了在處理單元外部CAN總線多節(jié)點之間的信息可靠性傳輸以及處理單元內(nèi)部DSP和FPGA基于SPI的串行通信,從而完成了在FPGA中對CAN總線數(shù)據(jù)的處理和運用。
標(biāo)簽: DSPFPGA CAN 總線 數(shù)據(jù)通信系統(tǒng)
上傳時間: 2013-05-23
上傳用戶:dyy618
在比較常用串口通信實現(xiàn)形式的利弊基礎(chǔ)上,針對某廠輪胎里程試驗機(jī)監(jiān)控系統(tǒng)的特點,設(shè)計并實現(xiàn)了串口通信動態(tài)鏈接庫(DLL),詳細(xì)介紹了多線程理論、重疊I/O方式,給出了程序流程圖,對一些關(guān)鍵代碼進(jìn)行了說明
上傳時間: 2013-07-19
上傳用戶:songnanhua
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點獲得越來越廣泛的應(yīng)用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計不同的方案,在某些特定的接入場合具有一定的優(yōu)勢.本課題根據(jù)現(xiàn)實的需要,提出并設(shè)計了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時提供12路E1的透明傳輸和一個線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢.本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識,然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計,對所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計,以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實現(xiàn)4路E1信號到1路二次群信號的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號通過碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號和變換過的以太網(wǎng)MII信號進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經(jīng)過5b6b解碼后,分接出各路信號.
標(biāo)簽: FPGA PDH 多業(yè)務(wù) 方案
上傳時間: 2013-07-23
上傳用戶:lansedeyuntkn
本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能,由于試車臺是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計,其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計,增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計,系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理,采用VHDL實現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊,構(gòu)建了實時性和準(zhǔn)確性通信網(wǎng)絡(luò),實現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明,采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼,能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。
標(biāo)簽: FPGA PCM 通信實現(xiàn) 多路
上傳時間: 2013-04-24
上傳用戶:com1com2
C語言實現(xiàn)RS232上、下位機(jī)串行通信 C語言實現(xiàn)RS232上、下位機(jī)串行通信
上傳時間: 2013-06-03
上傳用戶:haobin315
隨著計算機(jī)技術(shù)的發(fā)展,嵌入式系統(tǒng)已成為計算機(jī)領(lǐng)域的一個重要組成部分,并成為近年來新興的研究熱點。ARM9TDMI是一種高效、低功耗的RISK處理器,以該內(nèi)核為核心的S3C2410X是一款基于以太網(wǎng)應(yīng)用的高性價比16/32位微控制器,非常適合嵌入式產(chǎn)品。文本提出并研究了基于ARM-Linux的嵌入式產(chǎn)品平臺,完成了系統(tǒng)的硬件和軟件設(shè)計、實現(xiàn)了操作系統(tǒng)的裁減和移植。并且系統(tǒng)充分利用ARM處理器高性能、低功耗、低成本的優(yōu)點,擴(kuò)展平臺通用接口,為今后開發(fā)基于該平臺的應(yīng)用系統(tǒng)提供了捷徑。 Linux由于其代碼開放性以及強(qiáng)大的網(wǎng)絡(luò)功能等特點,在許多的嵌入式網(wǎng)絡(luò)設(shè)備中有著廣泛應(yīng)用,與其他的嵌入式操作系統(tǒng)相比,具有著更多的優(yōu)勢。因此本課題將其作為硬件平臺的操作系統(tǒng),并在這個系統(tǒng)中實現(xiàn)Linux的一些基本操作。論文中介紹的硬件和軟件平臺也可以為實際應(yīng)用提供很好的開發(fā)起點。 USB作為一種總線技術(shù),已經(jīng)得到快速的普及和應(yīng)用,本文實現(xiàn)了Linux操作系統(tǒng)下USB驅(qū)動程序的編程設(shè)計;此外,本文將嵌入式技術(shù)與無線通信技術(shù)結(jié)合起來,實現(xiàn)了基于ARM-9處理器的無線通信平臺的開發(fā)。 歸納起來本課題具體工作如下: 1)調(diào)研了國內(nèi)外嵌入式系統(tǒng)開發(fā)的現(xiàn)狀和發(fā)展趨勢。并且詳細(xì)論述了基于ARM-9處理器的硬件結(jié)構(gòu)、嵌入式操作系統(tǒng)以及開發(fā)流程。 2)詳細(xì)研究了Linux在ARM-9硬件平臺上的移植。包括移植環(huán)境的建立、BootLoader的制作、Linux的裁減和移植、根文件的制作等。 3)詳細(xì)分析并開發(fā)了Linux下USB驅(qū)動,包括主機(jī)控制器驅(qū)動以及設(shè)備驅(qū)動等內(nèi)容。 4)基于ARM-9嵌入式微處理器,利用其性價比高,功能豐富,接口完善,可擴(kuò)展性強(qiáng)等優(yōu)點將移動通信技術(shù)與嵌入式系統(tǒng)融合在一起。實現(xiàn)基于ARM-9處理器的無線通信平臺的開發(fā)。
標(biāo)簽: ARM USB 無線通信 平臺開發(fā)
上傳時間: 2013-04-24
上傳用戶:lwt123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1