亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

e-fpga

  • Altera公司 Cyclone V 28nm FPGA功耗優(yōu)勢

        Cyclone V FPGA功耗優(yōu)勢:采用低功耗28nm FPGA活的最低系統(tǒng)功耗(英文資料)    

    標(biāo)簽: Cyclone Altera FPGA 28

    上傳時間: 2013-11-23

    上傳用戶:lijinchuan

  • 基于FPGA的MIMO-OFDM基帶系統(tǒng)發(fā)射機的設(shè)計

    介紹了多入多出-正交頻分復(fù)用(MIMO-OFDM)系統(tǒng),并分析了其發(fā)射機的實現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列(FPGA)芯片和IP(知識產(chǎn)權(quán))核,提出了一種切實可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機的FPGA實現(xiàn)方法。重點論述了適合于FPGA實現(xiàn)的對角空時分層編碼(D-BLAST)的方法和實現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明,本設(shè)計具有設(shè)計簡單、快速、高效和實時性好等特點。

    標(biāo)簽: MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機

    上傳時間: 2013-10-13

    上傳用戶:Aeray

  • 七天玩轉(zhuǎn)Altera:學(xué)習(xí)FPGA必經(jīng)之路

             七天玩轉(zhuǎn)Altera:學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗證篇三個部分。

    標(biāo)簽: Altera FPGA

    上傳時間: 2013-10-11

    上傳用戶:woshinimiaoye

  • FPGA中文VHDL語言教程

    FPGA中文

    標(biāo)簽: FPGA VHDL 語言教程

    上傳時間: 2014-01-25

    上傳用戶:竺羽翎2222

  • Altera FPGA的選型及開發(fā)

            本資料是關(guān)于Altera FPGA的選型及開發(fā),內(nèi)容大綱是:Altera的 FPGA體系結(jié)構(gòu)簡介;Altera的 FPGA選型策略;嵌入式邏輯分析工具SignalTAPII的使用;基于CPLD的FPGA配制方法。

    標(biāo)簽: Altera FPGA 選型

    上傳時間: 2014-12-28

    上傳用戶:hebanlian

  • 基于FPGA的視頻圖像處理系統(tǒng)

    很有用的一篇基于FPGA的視頻圖像處理系統(tǒng)的論文

    標(biāo)簽: FPGA 視頻圖像 處理系統(tǒng)

    上傳時間: 2013-10-18

    上傳用戶:dave520l

  • FPGA電路設(shè)計實例

    第8章 FPGA電路設(shè)計實例

    標(biāo)簽: FPGA 電路 設(shè)計實例

    上傳時間: 2013-10-27

    上傳用戶:不懂夜的黑

  • Xilinx FPGA 培訓(xùn)講義

    這是最新的Xilinx 公司的FPGA培訓(xùn)講義,對于初學(xué)者以及想要更好了解XilinxFPGA的同學(xué)很有幫助

    標(biāo)簽: Xilinx FPGA 培訓(xùn)講義

    上傳時間: 2014-12-28

    上傳用戶:1477849018@qq.com

  • FPGA設(shè)計中的基本問題

    第6章 FPGA設(shè)計中的基本問題

    標(biāo)簽: FPGA

    上傳時間: 2013-11-06

    上傳用戶:hongmo

  • 基于FPGA的實時視頻信號處理平臺的設(shè)計

    提出一種基于FPGA的實時視頻信號處理平臺的設(shè)計方法,該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號,對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和,利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高,最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設(shè)計使用Verilog HDL語言實現(xiàn),采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

    標(biāo)簽: FPGA 實時視頻 信號處理平臺

    上傳時間: 2013-11-10

    上傳用戶:sjb555

主站蜘蛛池模板: 琼中| 珠海市| 平阳县| 台前县| 烟台市| 民权县| 墨江| 绿春县| 犍为县| 茂名市| 子洲县| 南澳县| 息烽县| 海林市| 通榆县| 昌邑市| 宁都县| 花垣县| 江北区| 贵州省| 常州市| 和田市| 勃利县| 华蓥市| 宿松县| 和硕县| 长寿区| 阳原县| 衡阳县| 临泽县| 沛县| 凤冈县| 电白县| 桐城市| 钟山县| 册亨县| 都昌县| 邵阳市| 方山县| 姚安县| 郴州市|