為了更準確地識別人的表情，在識別人臉7 種基本表情（憤怒、厭惡、恐懼、高興、無表情、悲傷和驚訝）時，采用了局域二值 模式技術提取面部特征，進行由粗略到精細的表情分類。在粗略分類階段，7 種基本表情中的2 種表情被選為初步分類結果（候選表情）。 在精細分類階段，選用計算加權卡方值確定最終分類結果。采用日本的Jaffe 表情數據庫來驗證算法性能，對陌生人表情的識別率為77.9％， 其結果優于采用同樣數據庫的其他方法，且易于實現
標簽： 識別
上傳時間： 2013-12-25
上傳用戶：蠢蠢66
開發環境ADS 通過編寫一段程序使PC機與實驗箱的從USB相連接。連接的時候，可以從PC 機通過執行USB讀寫程序，通過其USB 端口發送命令程序到實驗箱中，從而實現控制4個LED的閃爍。
上傳時間： 2014-01-14
上傳用戶：gaojiao1999
冒泡排序 首先確定要進行排序數組的大小，輸入數字，進行排序 直接選擇排序 在程序設置好直接要排序的鏈表，進行直接選擇排序 基數排序 程序中預先設置了進行3次分配，用戶可根據需要修改分配次數 順序查找 對排完序的數據進行查找，如果成功則顯示數字所在的數組位置 二叉排序樹動態查找
上傳時間： 2016-03-11
上傳用戶：erkuizhang
計算工廠2經典插件合集 (把編譯后的插件DLL文件放入cf1127\features\文件夾，雙擊CalculationFactory.exe,單擊“公式/工具箱”下壓式按鈕，“工具箱”選項卡，即可看到插件工具。剩余的9個文件夾里包含不同的工程,全部都編譯成類庫，即為計算工廠2插件DLL文件) 詳情請見 http://cf.johnbill.cn/cf2/toolbox/zym.aspx
上傳時間： 2014-01-05
上傳用戶：yy541071797
SX-CPLD/FPGA 數字邏輯電路設計實驗儀 SX-CPLD/FPGA 數字邏輯電路設計實驗儀 產品介紹 1.利用CPLD/FPGA 提供的軟硬件開發環境學習最新邏輯IC 設計，以取代TTL/CMOS 復雜的硬件設計。 2.可使用電路繪圖法、ABEL 語言、波形圖和數字硬件描述語言法(VHDL/AHDL)來開發電路。 3.CPLD/ FPGA 提供引腳可任意設定,故作測試實驗時不需要做硬件連接,可節省大量連線焊接時間,快速學習軟硬件的運用。 4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態監視器，以便迅速了解每一引腳狀態。 5.清楚標示每一管腳的腳位，易于觀察和測量。 6.使用并口在開發系統下直接下載。 7.可在線將CPLD/ FPGA 程序到FLASH ROM，實驗儀可獨立運行，適合大學生EDA 電子競賽。 8.可做8051 和CPLD/ FPGA 的組合電路實驗。 9.適用于WINDOWS95/98/NT/2000/XP 操作系統。 10.數萬門的現場可編程芯片讓設計所思即所得。
上傳時間： 2016-03-14
上傳用戶：671145514
8255A控制步進電機匯編程序 步進電機作為執行器件，廣泛用于自動控制系統、印字位置的控制及XY記錄儀的無關控制等各個領域，而步進電機最適宜于用微處理器來控制，此法應用于實驗教學、科研中效果良好。 1、實現全數字化驅動電路 設計思路是采用步進脈沖分配器專用芯片PMM8713和程序計數器8253的方法。圖1是采用可編程計數器8253、8255和PMM8713芯片的全數字控制方式接線圖。在單片機系統中，只連接8253、8255和PMM8713各一個。
上傳時間： 2016-03-16
上傳用戶：cmc_68289287
簡單的數據結構，隨便弄的 字符串空格刪除。編寫一個刪除字符串中所有空格（包括TAB符，回車符，換行符等）的程序。 字符串的連接。輸入兩個字符串s1、s2，將字符串s1、s2中每個小寫字母轉換為大寫字母，再將s2字符串連接到s1串的尾部。 字符串的比較。輸入兩個字符串s1、s2，比較字符串s1、s2的大小。 數制轉換。編寫一個將16進制數字串轉換成10進制整數的程序。要求從鍵盤上輸入字符串，然后進行轉換。
標簽： 數據結構
上傳時間： 2014-06-08
上傳用戶：gundamwzc
用C++實現對復數的+、×、＋＝、－＝、×＝、＋＋、――、＞＝、＜＝、!＝運算，其中＞＝、＜＝是針對復數的模進行運算。(含C++源代碼)
標簽： 運算
上傳時間： 2013-12-19
上傳用戶：13517191407
JAVA課程設計 本計算器可以進行簡單的四則運算（加、減、乘、除）但僅限于十進制下，還可以進行（八進制，十進制，十六進制）之間的相互轉換，八進制最多可以輸入19位數，十進制最多可以輸入18位數，十六進制最多可以輸入14位數,backspace表示退格, clear表示初始化，在window下直接運行（Jsp2003.bat）即可，界面為灰白對稱。
上傳時間： 2014-02-20
上傳用戶：王楚楚
1.(3-38)本實驗練習的目標是實現一種錯誤檢測機制，它使用了本章中介紹的標準CRC算法。請編寫兩個程序：生成器generator和驗證器verifier，生成器程序從標準輸入讀入一個n位的報文，該報文是由0和1組成的ASCII文本字符串，它是第一行，第二行是k位的多項式，也是ASCII文本。該程序輸出一行ASCII文本(到標準輸出)，其中包含n十k個0和1，代表了要被傳輸的報文。然后．它也輸出多項式，就好像它讀入進來時一樣。驗證器程序將生成器程序的輸出讀入進來，并輸出一條報文，說明它是正確的還是錯誤的。最后，再編寫一個程序alter，根據它的參數(位的順序號．計算的時候從左向右進行，并且從1開始計數)變反第一行中出參數指定的位．兩行字符串中其他的內容完全一致地復制過來。通過輸入： generator < file | verifier 你應該看到該報文是正確的，但是，當你輸入： generator < file | alter arg | verifier 你應該得到錯誤的提示信息。
上傳時間： 2013-12-19
上傳用戶：zhangjinzj
