作為一種全數(shù)字化的現(xiàn)場(chǎng)通信網(wǎng)絡(luò)，現(xiàn)場(chǎng)總線以其可控性強(qiáng)、可靠性高、開放性好等優(yōu)點(diǎn)。在實(shí)際應(yīng)用中常常需要在不同種類的現(xiàn)場(chǎng)總線間進(jìn)行數(shù)據(jù)通信以及用戶需要對(duì)不同種類的現(xiàn)場(chǎng)總線設(shè)備進(jìn)行操作和控制。同時(shí)，工業(yè)測(cè)控系統(tǒng)在控制層采用現(xiàn)場(chǎng)總線技術(shù)，而在管理層采用以太網(wǎng)構(gòu)成的企業(yè)信息網(wǎng)
標(biāo)簽： ARMVxWorks BSP 現(xiàn)場(chǎng)總線 網(wǎng)關(guān)
上傳時(shí)間： 2013-05-25
上傳用戶：xianglee
當(dāng)今嵌入式技術(shù)的發(fā)展突飛猛進(jìn)，嵌入式系統(tǒng)在很多產(chǎn)業(yè)中得到廣泛應(yīng)用并逐步改變著這些產(chǎn)業(yè)。嵌入式技術(shù)的發(fā)展同樣也影響到了數(shù)控技術(shù)的發(fā)展。論文綜述了當(dāng)前開放式數(shù)控系統(tǒng)國(guó)內(nèi)外發(fā)展現(xiàn)狀，并分析了幾種主流開放式數(shù)控系統(tǒng)體系結(jié)構(gòu)的優(yōu)缺點(diǎn)，進(jìn)而提出了利用ARM處理器和Windows CE操作系統(tǒng)開發(fā)一個(gè)基于ARM-WinCE嵌入式數(shù)控系統(tǒng)的原型系統(tǒng)的想法。 論文論述了如何構(gòu)建ARM-WinCE數(shù)控系統(tǒng)基于S3C2410開發(fā)板的硬件平Z口-x和基于Windows CE．Net的軟件平臺(tái)；在ARM微處理器上構(gòu)建了基于Windows CE的數(shù)控操作系統(tǒng)內(nèi)核，并利用VIVI Boot Loader把定制的映像加載到S3C2410開發(fā)板中去。 本文重點(diǎn)針對(duì)ARM處理器芯片，利用流接口驅(qū)動(dòng)程序結(jié)構(gòu)實(shí)現(xiàn)了藍(lán)牙串口驅(qū)動(dòng)程序的開發(fā)，實(shí)現(xiàn)了ARM-WinCE數(shù)控系統(tǒng)中機(jī)床控制器和移動(dòng)控制器的藍(lán)牙通信；研究了如何利用S3C2410處理器的PWM定時(shí)器和Windows CE的中斷機(jī)制進(jìn)行數(shù)控系統(tǒng)的實(shí)時(shí)控制。
標(biāo)簽： ARMWindowsCE 嵌入式 數(shù)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：klin3139
該論文討論如何采用一種串行無(wú)逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無(wú)逆BM算法,并利用串行方式來(lái)實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本,縮短上市時(shí)間,降低維護(hù)升級(jí)成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA IP核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA IP核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAIP接口方案設(shè)計(jì)兩方面進(jìn)行了研究.設(shè)計(jì)改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計(jì)改進(jìn)了可編程邏輯單元(LC);對(duì)可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對(duì)迷宮布線算法的分析以及benchmark電路實(shí)驗(yàn)的方法,提出了用于分段式網(wǎng)格連線的開關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測(cè)試電路提出了FPGA IP核的測(cè)試方案;結(jié)合擴(kuò)展邊界掃描測(cè)試電路得到的編程功和自動(dòng)下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實(shí)現(xiàn)了一個(gè)10萬(wàn)系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測(cè)試接口一起進(jìn)行版圖設(shè)計(jì),試制了FDP100k芯片.FDP100k中包括了32×32個(gè)LC,128個(gè)可編程IO單元.在FDP100k的芯片測(cè)試中,對(duì)編程寄存器、各種可編程資源進(jìn)行測(cè)試,并完成電路實(shí)現(xiàn)、性能參數(shù)測(cè)試以及IP核接口的測(cè)試,結(jié)果表明FPGA IP核的整體功能正確.
標(biāo)簽： FPGAIP
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
開關(guān)磁阻電機(jī)是電機(jī)技術(shù)與現(xiàn)代電力電子技術(shù)、微機(jī)控制技術(shù)相結(jié)合的產(chǎn)物，既具有結(jié)構(gòu)簡(jiǎn)單堅(jiān)固、成本低、容錯(cuò)能力強(qiáng)，耐高溫等優(yōu)點(diǎn)，又在高度發(fā)展的電力電子和微機(jī)控制技術(shù)的支持下獲得了良好的可控性能，目前己經(jīng)在多個(gè)工業(yè)部門得到應(yīng)用。因此，開關(guān)磁阻電機(jī)在驅(qū)動(dòng)調(diào)速領(lǐng)域有著良好的發(fā)展前景。本論文在對(duì)前人成果的廣泛了解和研究基礎(chǔ)上，以philip公司生產(chǎn)的LPC2101為主控芯片，充分利用其高速運(yùn)算能力和面向電機(jī)控制的高效控制能力，設(shè)計(jì)并制作了SRM控制器與系統(tǒng)軟件。本文以開關(guān)磁阻電機(jī)的調(diào)速控制策略及其控制實(shí)現(xiàn)方法為主要研究?jī)?nèi)容，對(duì)開關(guān)磁阻電機(jī)的數(shù)學(xué)模型、功率變換器技術(shù)、控制策略、控制方案的實(shí)現(xiàn)進(jìn)行了全面深入的研究。 全文的研究工作分為五個(gè)部分，第一部分介紹了開關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的構(gòu)成及基本工作原理，綜述了開關(guān)磁阻電機(jī)的國(guó)內(nèi)外發(fā)展現(xiàn)狀、特點(diǎn)及研究動(dòng)向，總結(jié)了開關(guān)磁阻電機(jī)系統(tǒng)存在的技術(shù)問題，提出了本文的研究目的和主要研究?jī)?nèi)容。 第二部分引用并討論了SR電動(dòng)機(jī)的基本數(shù)學(xué)模型和準(zhǔn)線性數(shù)學(xué)模型，然后基于此重點(diǎn)分析了與電動(dòng)機(jī)運(yùn)行特性密切相關(guān)的相電流波形與轉(zhuǎn)子角位移的函數(shù)關(guān)系，最后根據(jù)課題所關(guān)心的控制系統(tǒng)設(shè)計(jì)，在理論分析的基礎(chǔ)上提出了SR電動(dòng)機(jī)控制方案并進(jìn)行了原理性分析，對(duì)SR電動(dòng)機(jī)各個(gè)運(yùn)行階段的特點(diǎn)進(jìn)行分析并初步提出控制方案。 第三部分對(duì)SR電動(dòng)機(jī)調(diào)速系統(tǒng)的硬件設(shè)計(jì)進(jìn)行了詳細(xì)說(shuō)明，主要包括以LPC2101為核心的控制系統(tǒng)的研究與設(shè)計(jì)，根據(jù)SR電機(jī)的控制特點(diǎn)，盡可能地開發(fā)了LPC2101的硬件資源和軟件資源，使控制系統(tǒng)具有很高的控制精度和靈活性，然后對(duì)功率變換器進(jìn)行了設(shè)計(jì)和制作，分析了各種主電路形式的優(yōu)缺點(diǎn)，采用了新型IGBT功率管作為主開關(guān)元器件，使功率變換器結(jié)構(gòu)得到簡(jiǎn)化，設(shè)計(jì)了IGBT的功率驅(qū)動(dòng)電路，并專門設(shè)計(jì)了電壓鉗位電路和諸如過壓、過流保護(hù)等保護(hù)單元，保證了整個(gè)系統(tǒng)安全可靠地運(yùn)行，然后分析了SR電動(dòng)機(jī)控制系統(tǒng)位置傳感器檢測(cè)電路設(shè)計(jì)、電流及電壓斬波電路設(shè)計(jì)、電流檢測(cè)及保護(hù)電路設(shè)計(jì)等。 第四部分主要介紹了系統(tǒng)的總體控制思想，分析了各個(gè)運(yùn)行階段的控制策略，對(duì)控制策略的軟件實(shí)現(xiàn)進(jìn)行了設(shè)計(jì)，并給出了軟件實(shí)現(xiàn)的具體流程圖，直觀地體現(xiàn)了軟件編程思想。最后，對(duì)系統(tǒng)進(jìn)行了實(shí)驗(yàn)研究及分析。目前，該控制系統(tǒng)已調(diào)試完畢，基本實(shí)現(xiàn)預(yù)期功能。 本文對(duì)以ARM為控制核心的開關(guān)磁阻電動(dòng)機(jī)控制系統(tǒng)進(jìn)行了研究，得出了基于有位置傳感器檢測(cè)的控制方案。針對(duì)SR電機(jī)的控制特點(diǎn)，充分利用了ARM的硬件資源，采用PID數(shù)字調(diào)節(jié)，發(fā)出相通斷信號(hào)和PWM信號(hào)，并和電流、電壓等保護(hù)信號(hào)相結(jié)合，實(shí)現(xiàn)對(duì)主功率元件的通斷控制。并且設(shè)計(jì)了相應(yīng)的外圍硬件檢測(cè)、保護(hù)、控制及人機(jī)接口電路，使控制系統(tǒng)結(jié)構(gòu)緊湊，可靠性高；系統(tǒng)的控制軟件設(shè)計(jì)，采用模塊化的程序設(shè)計(jì)方法，增強(qiáng)了系統(tǒng)的可讀性及可維護(hù)性，實(shí)現(xiàn)了一種電壓斬波和電流斬波控制相結(jié)合的控制方式;結(jié)合系統(tǒng)的硬件設(shè)計(jì)，開發(fā)了相應(yīng)的軟件模塊，使系統(tǒng)具有完善的保護(hù)和控制性能。 本系統(tǒng)經(jīng)過試驗(yàn)，調(diào)速范圍可達(dá)100～2000轉(zhuǎn)/分，效率較高，性能優(yōu)良，驗(yàn)證了控制思想和控制方法的正確性。
標(biāo)簽： ARM 開關(guān)磁阻 電機(jī)驅(qū)動(dòng) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
隨著電力電子器件及其它非線性負(fù)荷在電網(wǎng)中大量的投入使用，致使電網(wǎng)的非線性、不穩(wěn)定性和不對(duì)稱性日趨嚴(yán)重。通過對(duì)電能質(zhì)量進(jìn)行在線實(shí)時(shí)監(jiān)測(cè)、記錄和分析，可以為改善電能質(zhì)量、制定有關(guān)電能質(zhì)量的治理措施以及確定治理裝置的技術(shù)參數(shù)提供必要的依據(jù)。 嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟/硬件可裁剪，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗等有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。它正逐步成為當(dāng)今計(jì)算機(jī)技術(shù)發(fā)展的熱點(diǎn)，己經(jīng)廣泛應(yīng)用于工業(yè)控制、智能儀器、通信設(shè)備、消費(fèi)電子等各個(gè)方面。隨著信息技術(shù)和數(shù)字技術(shù)的不斷發(fā)展，嵌入式系統(tǒng)必將更加廣泛的應(yīng)用到生產(chǎn)生活的各個(gè)方面。 本文將電能質(zhì)量監(jiān)測(cè)與基于ARM技術(shù)的嵌入式系統(tǒng)結(jié)合起來(lái)，設(shè)計(jì)基于ARM技術(shù)的嵌入式電能質(zhì)量監(jiān)測(cè)系統(tǒng)，實(shí)現(xiàn)對(duì)電能質(zhì)量指標(biāo)的實(shí)時(shí)在線監(jiān)測(cè)。 論文介紹了電能質(zhì)量的概念，電能質(zhì)量問題的危害及電能質(zhì)量監(jiān)測(cè)的重要意義，分析了電能質(zhì)量監(jiān)測(cè)國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)，詳細(xì)介紹了電能質(zhì)量國(guó)家標(biāo)準(zhǔn)及其測(cè)量原理。重點(diǎn)闡述了嵌入式系統(tǒng)的概念、組成，分析了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)內(nèi)核的調(diào)度機(jī)制，完成其在ARM處理器上的移植，構(gòu)建電能質(zhì)量監(jiān)測(cè)系統(tǒng)的嵌入式軟/硬件開發(fā)平臺(tái)；在此平臺(tái)上詳細(xì)設(shè)計(jì)了電能質(zhì)量監(jiān)測(cè)系統(tǒng)的硬件電路，提出嵌入式軟件系統(tǒng)設(shè)計(jì)的整體方案，詳細(xì)說(shuō)明了在嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ下的軟件開發(fā)方法。
標(biāo)簽： ARM 技術(shù)的嵌入式 電能質(zhì)量 監(jiān)測(cè)系統(tǒng)
上傳時(shí)間： 2013-05-26
上傳用戶：lijianyu172
無(wú)線電子點(diǎn)菜系統(tǒng)是餐館實(shí)行信息化管理的一個(gè)重要組成部分，該系統(tǒng)的應(yīng)用不僅會(huì)給餐飲企業(yè)帶來(lái)良好的經(jīng)濟(jì)效益，而且有利于先進(jìn)的科學(xué)技術(shù)在國(guó)民經(jīng)濟(jì)中的推廣應(yīng)用，產(chǎn)生良好的社會(huì)效益。目前國(guó)內(nèi)點(diǎn)菜系統(tǒng)高、低檔產(chǎn)品繁多，但推廣速度十分緩慢，究其原因是缺少適合中國(guó)國(guó)情的中檔適用產(chǎn)品。本文通過分析國(guó)內(nèi)市場(chǎng)現(xiàn)有的各種點(diǎn)菜系統(tǒng)的優(yōu)缺點(diǎn)，指出點(diǎn)菜系統(tǒng)的區(qū)別關(guān)鍵在于點(diǎn)菜終端和通訊方式的選擇上，在此基礎(chǔ)上提出了一種適合具體應(yīng)用場(chǎng)合的中檔無(wú)線點(diǎn)菜終端解決方案：運(yùn)用嵌入式系統(tǒng)開發(fā)無(wú)線點(diǎn)菜終端，運(yùn)用短距離無(wú)線通信技術(shù)進(jìn)行數(shù)據(jù)傳輸。 文章首先分析了無(wú)線點(diǎn)菜機(jī)的系統(tǒng)組成及功能分配，并在此基礎(chǔ)上對(duì)系統(tǒng)各個(gè)組成模塊的硬件進(jìn)行設(shè)計(jì)。接著分析了觸摸屏數(shù)據(jù)采集的全過程，探討了影響觸摸屏數(shù)據(jù)精度的各種因素，提出了一種“三步法”進(jìn)行數(shù)據(jù)的校正的方法。然后文章對(duì)幾種常用的小范圍無(wú)線通訊方式進(jìn)行比較，確定采用無(wú)線射頻單芯片實(shí)現(xiàn)短距離無(wú)線通訊，并詳細(xì)闡述了數(shù)據(jù)幀格式和分層次通訊協(xié)議的設(shè)計(jì)，通訊系統(tǒng)的模型采、用主站論詢，從站監(jiān)聽的方式。最后是軟件的具體開發(fā)，首先研究了μC/OS-Ⅱ操作系統(tǒng)的移植和Boot Loader啟動(dòng)代碼的設(shè)計(jì)，并成功移植下載到S3C44BOX中，然后在此操作系統(tǒng)的基礎(chǔ)上進(jìn)行點(diǎn)菜界面、通訊協(xié)議及關(guān)鍵驅(qū)動(dòng)的設(shè)計(jì)。 本設(shè)計(jì)對(duì)基于嵌入式μC/OS-Ⅱ操作系統(tǒng)進(jìn)行終端開發(fā)，具有一定的借鑒指導(dǎo)意義，對(duì)自助式餐飲業(yè)具有商業(yè)實(shí)用價(jià)值。同時(shí)，作為一款手持式產(chǎn)品，可以隨身攜帶，可以使用于多種支持無(wú)線上網(wǎng)的場(chǎng)合，具有一定的市場(chǎng)應(yīng)用前景和商業(yè)實(shí)用價(jià)值。
標(biāo)簽： ARM 嵌入式無(wú)線 點(diǎn)菜系統(tǒng)
上傳時(shí)間： 2013-07-30
上傳用戶：acon
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn).與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個(gè)復(fù)雜編碼系統(tǒng),目前為止的軟件實(shí)現(xiàn)方案的執(zhí)行時(shí)間和所需的存儲(chǔ)量較大,若想將JPEG2000應(yīng)用于實(shí)際中,有著較大的困難,而用硬件電路實(shí)現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時(shí)間,因而具有重要的意義.本文首先簡(jiǎn)單介紹了JPEG2000這一新的靜止圖像壓縮標(biāo)準(zhǔn),然后對(duì)算術(shù)編碼的原理及實(shí)現(xiàn)算法進(jìn)行了深入的研究,并重點(diǎn)探討了JPEG2000中算術(shù)編碼的硬件實(shí)現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案.最后使用硬件描述語(yǔ)言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(jí)(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實(shí)現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進(jìn)行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時(shí)鐘頻率達(dá)45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計(jì)的硬件算術(shù)編碼器與實(shí)現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時(shí)間縮短了30﹪左右.因而本文的研究對(duì)于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實(shí)際應(yīng)用有著重要的意義.
標(biāo)簽： JPEG 2000 FPGA 算術(shù)編碼
上傳時(shí)間： 2013-05-16
上傳用戶：671145514
2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無(wú)線功能的軟件無(wú)線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽： DQPSK FPGA 全數(shù)字 中頻
上傳時(shí)間： 2013-07-18
上傳用戶：saharawalker
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
