本論文是以GSM基站系統為對象研究了軟件無線電思想在移動通信中應用的可行性,通過構造一個具有開放性、標準化、模塊化的通用硬件平臺,用軟件來完成各種功能。 本文首先從整體上介紹了GSM移動通信系統及其實現過程,通過大量的Matlab仿真詳細論述了GSM蜂窩通信系統中的語音編碼、信道編碼、交織、加密、調制等技術。 其次,文中介紹了GSM信道編碼規則,其中重點闡述了CRC、卷積碼和交織碼的基本原理和算法實現,并完成了三者編碼譯碼的軟件設計,采用FPGA技術實現并驗證了設計的正確性。 最后,對GMSK調制和解調的原理及特點進行論述,并提出了軟件實現的可行性方案,為下一步的軟件設計打下了堅實的基礎。硬件試驗平臺是軟件實現的基礎,因此,文中進行了詳細的分析與設計,并給出了部分電路設計圖,對相關課題的研究具有一定的指導意義和參考價值。
上傳時間: 2013-07-11
上傳用戶:plsee
本文以符號多項式理論為基礎,從理論上論證了任意長度比特組合的CRC校驗碼的并行算法,提出了并行CRC計算的數學模型,并且以8位二進制序列(即一個字節)為例,介紹了利用此數學模型計算校驗碼的方法,最后給出了與此算法相對應的VHDL模型。經過對實驗數據的對比分析,表明文中所提并行CRC算法的關鍵路徑延遲和硬件面積都得到了優化,以Top-Down設計方法給出了一種HDLC協議控制器的設計方案,用VHDL語言進行了行為級描述,采用Xilinx公司的FPGA產品進行實現。
上傳時間: 2013-06-09
上傳用戶:s363994250
移動通信是目前通信技術中發展最快的領域之一,CDMA技術憑借其良好的抗噪性、保密性和低功率等優勢成為第三代移動通信的關鍵技術。目前大規模可編程邏輯器件FPGA為CDMA移動通信系統的設計提供了新的技術手段。 本文在深入分析CDMA通信系統的原理和特點的基礎上,提出了CDMA基站基帶系統的總體設計方案,論述了CDMA基站基帶系統前向鏈路和反向鏈路中各個信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統的各個模塊進行了基于FPGA的建模和設計,取得了一些有價值的階段性成果。這些對CDMA移動通信系統進行深入探索、研究和設計,具有一定的學術意義和應用價值。
上傳時間: 2013-04-24
上傳用戶:daguda
在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。
上傳時間: 2013-06-10
上傳用戶:01010101
FPGA 技術是圖像處理領域的一個重要的研究課題,近年來倍受人們的關注。本文研究了視頻信號的采集、顯示以及通過網絡進行傳輸的方法。并提出了一套基于FPGA 的實現方案。 系統可以分為采集控制模塊、顯示控制模塊和網絡傳輸控制模塊3 部分。視頻信號的采集用到了視頻處理芯片SAA7113,通過FPGA 對其初始化,可以得到經過A/D 轉換的YUV 格式視頻信號,利用采集控制模塊可以將這些視頻信號保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號,進行YUV 格式到RGB 格式的轉換以及幀頻變換等操作,再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號在LCD 上顯示出來。基于IEEE802.3 協議的網絡傳輸控制模塊將YUV 格式的視頻信號進行添加報頭、CRC 校驗碼等操作后,將其變成一個MAC 幀,可以在以太網絡中傳輸。 設計選用硬件描述語言Verilog HDL,在開發工具QuartusII 中完成軟核的綜合、布局布線、匯編,并最終在QuartusII 和Active-HDL 中進行時序仿真驗證。 對設計的驗證采取的是由里及外的方式,先對系統主模塊的功能進行驗證,再模擬外部器件對設計的接口進行驗證。驗證流程是功能仿真、時序仿真、板級調試,最終通過了系統測試,驗證了該設計的功能。
上傳時間: 2013-07-21
上傳用戶:baobao9437
LT8900是LDT公司生產的一款低成本,高集成度的2.4GHZ的無線收發芯片,片上集成發射機,接收機,頻率綜合器,GFSK調制解調器。發射機支持功率可調,接收機采用數字擴展通信機制,在復雜環境和強干擾條件下,可以達到優良的收發性能。外圍電路簡單,只需搭配MCU以及少數外圍被動器件。LT8900傳輸GFSK信號,發射功率約為2dBm,最大可以到6dBm。接收機采用低中頻結構,接收靈敏度可以達到-87dBm。數字信道能量檢測可以隨時監控信道質量。 片上的發射接收FIFO寄存器可以和MCU進行通信,存儲數據,然后以1Mbps數據率在空中傳輸。它內置了CRC,FEC,auto-ack和重傳機制,可以大大簡化系統設計并優化性能。 數字基帶支持4線SPI和2線I2C接口,此外還有Reset,Pkt_flag, Fifo_flag三個數字接口。 為了提高電池使用壽命,芯片在各個環節都降低功耗,芯片最低工作電壓可以到1.9V,在保持寄存器值條件下,最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝,都符合RoHS標準。
上傳時間: 2013-04-24
上傳用戶:kirivir
基于UCOS操作系統的TCPIP源代碼,包括ARP、CRC、Ethernet,IP、TCP、UDP、PING等。
上傳時間: 2013-04-24
上傳用戶:lrx1992
CRC16校驗碼生成器,用于計算16位CRC校驗碼
上傳時間: 2013-06-22
上傳用戶:huangping588
LT3474 是一款支持多種電源的降壓型 1ALED 驅動器,具有一個 4V 至 36V 的寬輸入電壓範圍,並可通過編程以高達 88% 的效率來輸送 35mA 至1A 的 LED 電流
上傳時間: 2013-11-09
上傳用戶:xhwst
UCD 系列數字電源控制器包括UCD3000 和UCD9000 兩個系列,所使用的通訊協議都是電源管理總線(PMBus)協議。PMBus 有4 條信號線,分別是時鐘、數據、告警以及控制。PMBus 傳輸層是基于低成本系統管理總線(SMBus),而SMBus 是個功能更為強健的標準I2C 串行總線的版本,具有分組錯誤檢查和主機通知功能。為了提高通訊數據的可靠性,它們都內置了通訊數據錯誤校驗(PEC)功能。UCD 系列控制器主要利用循環冗余校驗(CRC)來實現PEC 功能。本文首先簡單介紹CRC 原理,然后通過實例來說明PEC 校驗字節如何產生的
上傳時間: 2013-11-11
上傳用戶:1318695663