現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
隨著存儲技術的迅速發展，存儲業務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統提供的軟件實現磁盤冗余陣列功能，對系統資源利用率高，節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現RAID控制器硬件設計，完成磁盤陣列啟動、數據緩存（Cache）以及數據XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統設計方案：獨立微處理器和較大容量的內存；實現RAID級別遷移，在線容量擴展，在線數據熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統，成為磁盤陣列的調試平臺。 隨著集成電路的發展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
The SA7527 is an active power factor correction(PFC)controller for boost PFC application whic
標簽： Correction Circuit Design Factor
上傳時間： 2013-04-24
上傳用戶：onewq
數字調制解調技術在數字通信中占有非常重要的地位，數字通信技術與FPGA的結合是現代通信系統發展的一個必然趨勢。文中介紹了QPSK調制解調的原理，并基于FPGA實現了QPSK調制解調電路。
標簽： QPSK andDemodulation Realization Modulation
上傳時間： 2013-07-03
上傳用戶：1142895891
這600本書幾乎包括了電氣工程專業的所有內容。 例如：電子學最基礎的 《Circuit.Analysis.Theory.And.Practice.》（電路分析）、 哈佛大學的經典教材 《The.Art.of.Electronics》（電子學的藝術）、DSP.Facts.and.Equipment。
上傳時間： 2013-08-02
上傳用戶：lw4463301
單電源運放使用指南《A Single-Supply Op-Amp Circuit Collection》
上傳時間： 2013-06-22
上傳用戶：17854267178
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數據壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統,目前為止的軟件實現方案的執行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現問題,給出了一種硬件最優化的算術編碼實現方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優化的算術編碼實現方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環境中進行了功能仿真,在Quartus Ⅱ集成開發環境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數字監控系統等實際應用有著重要的意義.
上傳時間： 2013-05-16
上傳用戶：671145514
進入20世紀90年代后，隨著全球信息化、智能化、網絡化的發展，嵌入式系統技術獲得了前所未有的發展空間。 嵌入式系統的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統的開發設計都有其特殊的應用場合與特定功能，這也是嵌入式系統與通剛的計算機系統最主要的區別。由于嵌入式系統是為特定的目的而設計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應用系統硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉換。 本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統平臺，并完成了系統的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發了系統的硬件部分。在整個硬件開發環節中，充分采用高速PCB(Printed Circuit Board)的設計原則，并進行全面的電路仿真試驗，保證了硬件系統的高度可靠性。本系統承襲了ARM7系列處理器高性能、低功耗、低成本的優點，并充分考慮到用戶的需要，擴展了多種常用的外部設備接口以及藍牙無線接口等，為將米各種可能的應用提供了完善的硬件基礎。概括總結起來本文具體工作如下： 1．完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統應用開發平臺。基于該硬件平臺，可以實現許多基于ARM架構處理器的嵌入式應剛而無需對硬什系統作出大的改變，如多協議轉換器、CAN(Control Area Network)總線網關、以太網關、各種工業控制應用等。并在具體的設計實踐中，總結出了嵌入式系統硬件平臺的設計原則及設計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設計，在ARM硬件平臺上成功擴展了PCI設備，成功解決了ARM處理器和PCI從設備之間通訊的問題。 3．完成了對所開發的嵌入式系統硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設計。基于此測試卡，可以實現對系統中的PCI通訊功能進行有效測試，以保證整個硬件系統正常、高效、穩定地運行。本系統的設計完成，使其可以作為嵌入式應用的二次開發或實驗平臺，用于工業產品開發及高校相關專業的實踐教學。
上傳時間： 2013-05-22
上傳用戶：sztfjm
光纖水聽器自問世以來，在巨大的軍事價值和民用價值推動下得到了迅速發展，已逐漸從實驗室研究階段走向工程應用。同時隨著光纖水聽器的不斷發展，對水聲信號的檢測技術以及數字處理能力也提出了新的要求。論文在此背景下開展了一系列研究工作，并提出了利用FPGA(Field ProgrammableGate Array，現場可編程門陣列)實現光纖3×3耦合器解調算法的新思路。 目前干涉型光纖水聽器的解調一般采用PGC(Phase Generated Carrier，相位生成載波技術)技術和基于3×3光纖耦合器干涉的解調技術。PGC技術在解調過程中引入了載波信號，它對采樣率，激光器等的要求都較高，因此我們把目光投向3×3耦合器解調技術，文中對其解調原理進行了闡述，對采樣率的確定進行了討論，并對3×3耦合器三路輸出不對稱的情況進行了分析，最后在本文的結論部分提出了基于3×3耦合器解調的改良方案。 目前，光纖信號數字化解調的硬件實現采用DSP(Digital Signal Process，可編程數字信號處理器)信號處理機，與之相比，FPGA解調具有速度快、資源占用少、易于擴展等優勢。本文對FPGA與DSP、ASIC(application-specificintegrated circuit，專用集成電路)實現方案進行了對比，分析了適合利用FPGA實現的算法所應具備的特征；介紹了3×3耦合器解調算法中各個模塊的設計情況；分析了系統的工作情況，硬件的構造及芯片的選擇，最后驗證了利用FPGA可以實現3×3耦合器解調算法。
上傳時間： 2013-07-03
上傳用戶：love1314
圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
