本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時(shí)間： 2013-12-03
上傳用戶：lijianyu172
ALTERA器件選型手冊 對初學(xué)者學(xué)習(xí)FPGA比較有用
標(biāo)簽： ALTERA FPGA 器件選型 初學(xué)者
上傳時(shí)間： 2013-12-08
上傳用戶：watch100
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標(biāo)簽： ALtera 8031 FPGA
上傳時(shí)間： 2014-12-08
上傳用戶：klin3139
altera PLC/FPGA編程，ByteBlasterii原理，我按此原理做的板很好用。
標(biāo)簽： altera FPGA PLC 編程
上傳時(shí)間： 2014-01-14
上傳用戶：王小奇
關(guān)于Altera公司FPGA編程的一些常用實(shí)例代碼.
標(biāo)簽： Altera FPGA 編程 代碼
上傳時(shí)間： 2015-05-23
上傳用戶：lacsx
本文件是altera公司fpga的ip核，從國外網(wǎng)站下載的免費(fèi)源碼。
標(biāo)簽： altera fpga
上傳時(shí)間： 2015-06-20
上傳用戶：qw12
altera公司的fpga期間的所有l(wèi)pm模塊的快速設(shè)計(jì)，涵蓋了全部的lpm ip模塊
標(biāo)簽： altera fpga lpm 模塊
上傳時(shí)間： 2014-01-06
上傳用戶：一諾88
講述以ALTERA公司的FPGA為核心，基干SOPC技術(shù)的嵌入式攢像機(jī)的設(shè)計(jì)
標(biāo)簽： ALTERA FPGA 核心
上傳時(shí)間： 2015-07-17
上傳用戶：zhuoying119
2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上，利用直接數(shù)字頻率合成技術(shù)、數(shù)字調(diào)制技術(shù)實(shí)現(xiàn)所要求波形的產(chǎn)生，用 FPGA 中的 ROM 儲(chǔ)存 DDS 所需的波形表，充分利用片上資源，提高了系統(tǒng)的精確度、穩(wěn)定性和抗干擾性能。使用新的數(shù)字信號(hào)處理（DSP）技術(shù)，通過在 Nios 中軟件編程解決 不同的調(diào)制方式的實(shí)現(xiàn)和選擇。系統(tǒng)頻率實(shí)現(xiàn) 1Hz～20MHz 可調(diào)，步進(jìn)達(dá)到了1Hz；完成了調(diào)幅、調(diào)頻、二進(jìn)制 PSK、二進(jìn)制 ASK、二進(jìn)制 FSK 調(diào)制和掃頻輸出的功能。
標(biāo)簽： Nios Cyclone altera ALTERA
上傳時(shí)間： 2015-09-02
上傳用戶：coeus
altera FLEX10K FPGA datasheet
標(biāo)簽： datasheet altera FLEX FPGA
上傳時(shí)間： 2014-01-15
上傳用戶：zl5712176
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="66111"></tfoot>
