Altera FPGA-CPLD設(shè)計(jì)（基礎(chǔ)篇） 設(shè)計(jì)書籍 332頁
標(biāo)簽： altera fpga
上傳時間： 2022-05-01
上傳用戶：
Altera FPGA CPLD學(xué)習(xí)筆記
標(biāo)簽： fpga cpld
上傳時間： 2022-07-08
《Altera FPGA/CPLD設(shè)計(jì)（高級篇）（第2版）》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了altera fpga/cpld的設(shè)計(jì)和優(yōu)化技巧。在討論fpga/cpld設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了altera器件的高級應(yīng)用；引領(lǐng)讀者學(xué)習(xí)邏輯鎖定設(shè)計(jì)工具，詳細(xì)討論了時序約束與靜態(tài)時序分析方法；結(jié)合實(shí)例討論如何進(jìn)行設(shè)計(jì)優(yōu)化，介紹了altera的可編程器件的高級設(shè)計(jì)工具與系統(tǒng)級設(shè)計(jì)技巧。 本書附帶光盤中收錄了altera quartus ii web版軟件，讀者可以安裝使用，同時還收錄了本書所有實(shí)例的完整工程、源代碼和使用說明文件，便于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。第1章 可編程邏輯設(shè)計(jì)指導(dǎo)原則 第2章 Altera器件高級特性與應(yīng)用第3章 LogicLock設(shè)計(jì)方法.第4章 時序約束與時序分析 第5章 設(shè)計(jì)優(yōu)化第6章 Altera其他高級工具 第7章 FPGA系統(tǒng)級設(shè)計(jì)技術(shù)
上傳時間： 2022-06-13
Altera FPGA與CPLD的外部處理器連接方式及編程。
標(biāo)簽： Altera FPGA CPLD 處理器
上傳時間： 2013-08-24
上傳用戶：1159797854
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時間： 2013-09-05
上傳用戶：llwap
Altera FPGA／CPLD設(shè)計(jì) 高級篇
標(biāo)簽： Altera FPGA CPLD
上傳時間： 2013-04-15
上傳用戶：eeworm
Altera FPGA／CPLD設(shè)計(jì) 基礎(chǔ)篇
上傳時間： 2013-06-26
專輯類----可編程邏輯器件相關(guān)專輯 Altera-FPGA／CPLD設(shè)計(jì)-高級篇-335頁-23.6M.rar
標(biāo)簽： Altera-FPGA 23.6 CPLD 335
上傳時間： 2013-06-25
上傳用戶：1051290259
專輯類----可編程邏輯器件相關(guān)專輯 Altera-FPGA／CPLD設(shè)計(jì)-基礎(chǔ)篇-332頁-24.5M.rar
標(biāo)簽： Altera-FPGA 24.5 CPLD 332
上傳時間： 2013-06-12
上傳用戶：時代將軍
本資料是關(guān)于Altera FPGA的選型及開發(fā)，內(nèi)容大綱是：Altera的 FPGA體系結(jié)構(gòu)簡介；Altera的 FPGA選型策略；嵌入式邏輯分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
標(biāo)簽： Altera FPGA 選型
上傳時間： 2014-12-28
上傳用戶：hebanlian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
