可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77GCPLD／FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講 452頁(yè) 65M 高清書簽.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
電子書-Altera FPGA_CPLD設(shè)計(jì) Quartus ii軟件FPGA設(shè)計(jì) 基礎(chǔ)篇+高級(jí)篇合集
上傳時(shí)間： 2022-02-16
上傳用戶：
該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數(shù)分頻器的設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-02-26
上傳用戶：slq1234567890
該文檔為Altera-軟件無線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-03-11
上傳用戶：
1. 目前世界上有十幾家生產(chǎn)CPLD/FPGA的公司，最大的兩家是：( )和 ( )。答案：Xilinx、Altera目的：知識(shí)面考點(diǎn)：fpga熟悉2. FPGA的基本結(jié)構(gòu)由3種可編程單元和一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器組成。這3種可編程的單元分別是（）、（）和（）。答案：IOB——輸入輸出模塊目的：知識(shí)面 CLB——可編程邏輯模塊IR—互聯(lián)資源或可編程內(nèi)部連線目的：fpga基本結(jié)構(gòu)的了解考點(diǎn)：fpga基本知識(shí) 3. Verilog語言信號(hào)賦值包括非阻塞賦值和阻塞賦值，一般非阻塞賦值用在( )描述中，阻塞賦值用在( )描述中；答案：時(shí)序電路、組合邏輯目的：verilog語言的了解考點(diǎn)：硬件語言知識(shí)
標(biāo)簽： fpga
上傳時(shí)間： 2022-05-09
上傳用戶：
基于Altera的FPGA設(shè)計(jì)的硬件除法器，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-20
上傳用戶：
作為一種全新的探測(cè)技術(shù)，激光雷達(dá)已廣泛應(yīng)用于大氣、陸地、海洋探測(cè)、空中交會(huì)對(duì)接、偵察成像、化學(xué)試劑探測(cè)等領(lǐng)域。與傳統(tǒng)雷達(dá)技術(shù)相比，激光雷達(dá)是一種通過發(fā)射特定波長(zhǎng)的激光，處理并分析回波信號(hào)，實(shí)現(xiàn)目標(biāo)探測(cè)的技術(shù)，具有高測(cè)量精度、精細(xì)的時(shí)間和空間分辨率，以及極大的探測(cè)距離等優(yōu)點(diǎn)，目前已成為一種重要的探測(cè)手段。激光雷達(dá)探測(cè)系統(tǒng)需采用硬件電路實(shí)現(xiàn)系統(tǒng)的控制以及回波信號(hào)的處理、分析，從而實(shí)現(xiàn)目標(biāo)距離、速度、姿態(tài)等參數(shù)的測(cè)量，因此研制高速、高精度、性能穩(wěn)定、性價(jià)比高、保密性強(qiáng)的處理電路，對(duì)提升激光雷達(dá)探測(cè)系統(tǒng)的整體性能有著十分重要的意義。 激光雷達(dá)系統(tǒng)控制及信號(hào)處理電路有多種實(shí)現(xiàn)方案，傳統(tǒng)的MCU實(shí)現(xiàn)方案較為普遍，但受線程的帶寬限制，且難以提高系統(tǒng)的精度與復(fù)雜性；采用 FPGA、ARM或DSP實(shí)現(xiàn)信號(hào)處理架構(gòu)，一定程度上提高了系統(tǒng)的帶寬與復(fù)雜度，但成本較高，功耗較大，且開發(fā)周期較長(zhǎng)。針對(duì)目前激光目標(biāo)探測(cè)系統(tǒng)中，對(duì)系統(tǒng)控制復(fù)雜度，信號(hào)處理實(shí)時(shí)性，整體性能與功耗等要求，論文提出了一種基于 CPLD與MCU架構(gòu)的電路改進(jìn)方案。該方案采用高速并行的現(xiàn)場(chǎng)可編程PLD器件，完成相關(guān)電路的控制與回波信號(hào)的實(shí)時(shí)處理、分析；同時(shí)選用線程處理優(yōu)勢(shì)較強(qiáng)的MCU，實(shí)現(xiàn)相關(guān)信號(hào)的控制與高速串口的收發(fā)，完成PC軟件終端的通信。 本文結(jié)合所提出的基于 CPLD與 MCU架構(gòu)的硬件電路設(shè)計(jì)方案，選用了Altera的MAX II CPLD器件EPM240T100C5N，以及宏晶科技公司的增強(qiáng)型單片機(jī)STC12LE5A60S2，實(shí)現(xiàn)了激光雷達(dá)系統(tǒng)控制及信號(hào)處理等功能。文中詳細(xì)介紹了實(shí)驗(yàn)系統(tǒng)的設(shè)備資源與硬件電路的模塊化設(shè)計(jì)，完成了相關(guān)外設(shè)的驅(qū)動(dòng)控制，并采用 CPLD與 MCU完成了回波信號(hào)的采集、處理與分析，最終通過與所設(shè)計(jì)PC軟件終端的通信，實(shí)現(xiàn)與硬件電路板的實(shí)時(shí)數(shù)據(jù)上傳。 目前板卡在100MHz主頻下工作，可完成10kHz激光器的觸發(fā)，并行實(shí)現(xiàn)回波信號(hào)的實(shí)時(shí)處理與分析，以及921600波特率下的高速串口通信。結(jié)合激光雷達(dá)實(shí)驗(yàn)系統(tǒng)，多次進(jìn)行硬件電路的測(cè)試與實(shí)驗(yàn)，表明本文設(shè)計(jì)的激光雷達(dá)系統(tǒng)控制及信號(hào)處理硬件電路功能正常，性能穩(wěn)定，且功耗低，保密性強(qiáng)，符合設(shè)計(jì)的需求，實(shí)驗(yàn)證明本文所提出方案的具有一定的可...
上傳時(shí)間： 2022-05-28
上傳用戶：xsr1983
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
EDA技術(shù)與CPLD FPGA編程實(shí)驗(yàn)指導(dǎo)書
上傳時(shí)間： 2022-07-08
上傳用戶：slq1234567890
單片機(jī)、DSP、PLC、CPLD、FPGA、嵌入式的區(qū)別
標(biāo)簽： 單片機(jī) dsp plc cpld fpga 嵌入式
上傳時(shí)間： 2022-07-10
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
