高通藍(lán)牙芯片QCC3040 詳細(xì)規(guī)格手冊(cè)datasheet （共96頁(yè)）QualcommTrueWireless? stereo earbuds (無(wú)線雙耳）Features（特點(diǎn)）■ Qualifiedto Bluetooth v5.2 specification （藍(lán)牙協(xié)議標(biāo)準(zhǔn)5.2）■ 120 MHz Qualcomm ? Kalimba ? audio DSP （120MHz 的音頻DSP處理器）■ 32 MHz Developer Processor for applications （32MH的 應(yīng)用處理器）■ Firmware Processor for system■ Flexible QSPI flash programmable platform （可編程的QSPI外掛存儲(chǔ)器）■ High-performance 24?bit audio interface （高性能的24位音頻接口）■ Digital and analog microphone interfaces （含 數(shù)字 及模擬 MIC接口）■ Flexible PIO controller and LED pins with PWM support■ Serial interfaces: UART, Bit Serializer (I2C/SPI), USB 2.0 （支持串口，I2C， SPI，USB 接口）■ Advanced audio algorithms （高級(jí)的音頻算法）■ ActiveNoise Cancellation: （支持ANC 主動(dòng)降噪功能）Hybrid, Feedforward, and Feedback modes, using Digitalor Analog Mics, enabled using license keys available from Qualcomm?■ Qualcomm ? aptX ? and aptX HD Audio （支持獨(dú)特的aptx 功能）
上傳時(shí)間： 2022-04-09
上傳用戶：slq1234567890
Springer模擬電路設(shè)計(jì)叢書，《清華版雙語(yǔ)教學(xué)用書·模擬集成電路設(shè)計(jì)精粹》作者首先對(duì)MOST和BJT兩種器件模型進(jìn)行了分析和比較，然后以此為兩條線索，分別介紹了相應(yīng)的基本單元電路和各類放大器的詳細(xì)分析，隨后的章節(jié)分別研究噪聲、失真、濾波器、ADC／DAC和振蕩器電路，每一章都結(jié)合MOST和BJT兩種類型電路進(jìn)行分析比較。《清華版雙語(yǔ)教學(xué)用書·模擬集成電路設(shè)計(jì)精粹》一方面?zhèn)戎赜诨A(chǔ)知識(shí)，對(duì)模擬和混合信號(hào)集成電路中的許多重要概念以直觀形象的語(yǔ)言進(jìn)行了描述。另一方面又側(cè)重介紹與現(xiàn)代集成電路工藝相關(guān)的最新電路的研究方向和熱點(diǎn)。Next-Generation ADCs, High-Performance Power Management, and Technology Considerations for Advanced Integrated Circuits
上傳時(shí)間： 2022-04-19
上傳用戶：
《數(shù)據(jù)結(jié)構(gòu)與算法分析C++描述》 (第3版)是數(shù)據(jù)結(jié)構(gòu)和算法分析的經(jīng)典教材，書中使用主流的程序設(shè)計(jì)語(yǔ)言C++作為具體的實(shí)現(xiàn)語(yǔ)言。書的內(nèi)容包括表、棧、隊(duì)列、樹、散列表、優(yōu)先隊(duì)列、排序、不相交集算法、圖論算法、算法分析、算法設(shè)計(jì)、攤還分析、查找樹算法、k-d樹和配對(duì)堆等。編輯推薦《數(shù)據(jù)結(jié)構(gòu)與算法分析C++描述》(第3版)適合作為計(jì)算機(jī)相關(guān)專業(yè)本科生的數(shù)據(jù)結(jié)構(gòu)課程和研究生算法分析課程的教材。本科生的數(shù)據(jù)結(jié)構(gòu)課程可以使用本書第1章～第9章，多學(xué)時(shí)課程還可以講解第10章；研究生算法分析課程可以使用第6章～第12章。作者簡(jiǎn)介作者：(美國(guó))維斯 (Mark Allen Weiss) 譯者：張懷勇 等Mark Allen Weiss，1987年在普林斯頓大學(xué)獲得計(jì)算機(jī)科學(xué)博士學(xué)位，師從著名算法大師Robert Sedgewick，現(xiàn)任美國(guó)佛羅里達(dá)國(guó)際大學(xué)計(jì)算與信息科學(xué)學(xué)院教授。他曾經(jīng)擔(dān)任全美AP（Advanced Placement）考試計(jì)算機(jī)學(xué)科委員會(huì)的主席（2000-2004）。他的主要研究方向是數(shù)據(jù)結(jié)構(gòu)，算法和教育學(xué)。
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) C++
上傳時(shí)間： 2022-05-12
上傳用戶：
12.5mDEM數(shù)據(jù)，是ALOS（Advanced Land Observing Satellite，2006年發(fā)射）衛(wèi)星相控陣型L波段合成孔徑雷達(dá)（PALSAR）采集。該傳感器具有高分辨率、掃描式合成孔徑雷達(dá)、極化三種觀測(cè)模式。該數(shù)據(jù)水平及垂直精度可達(dá)12.5米。該文件為江蘇省分市12.5m DEM數(shù)據(jù)
上傳時(shí)間： 2022-05-13
上傳用戶：
CH7525 is a low-cost, low-power semiconductor device that translates the DisplayPort signal to HDMI/DVI. This innovative DisplayPort receiver with an integrated HDMI Transmitter is specially designed to target the notebook/ultrabook, tablet device and PC market segments. Through the CH7525’s advanced decoding / encoding algorithm, the input DisplayPort high-speed serialized multimedia data can be seamlessly converted to HDMI/DVI output.
上傳時(shí)間： 2022-06-02
上傳用戶：
21世紀(jì)是信息快速發(fā)展的時(shí)代，隨著計(jì)算機(jī)網(wǎng)絡(luò)的應(yīng)用越來(lái)越廣泛，網(wǎng)絡(luò)安全也逐漸成為人們普遍關(guān)注的課題。可以預(yù)言，今后的社會(huì)將進(jìn)入全面的網(wǎng)絡(luò)時(shí)代和信息共享時(shí)代，因此，網(wǎng)絡(luò)安全極其重要，只有安全的網(wǎng)絡(luò)才能保證網(wǎng)絡(luò)生活能夠有序進(jìn)行、網(wǎng)絡(luò)系統(tǒng)不遭破壞、信息不被竊取、網(wǎng)絡(luò)服務(wù)不被非法中斷等。為了保證計(jì)算機(jī)網(wǎng)絡(luò)的可靠性、可用性、完整性、保密性和真實(shí)性等安全性，不僅要保證計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備安全和計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)安全，還要保護(hù)數(shù)據(jù)的安全。對(duì)數(shù)據(jù)實(shí)施安全的加密算法是保護(hù)數(shù)據(jù)安全的有效手段。AES（advanced encryption standard）是美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所宣布采用的高級(jí)加密標(biāo)準(zhǔn)，可以預(yù)測(cè)，AES在今后很長(zhǎng)的一段時(shí)間內(nèi)將會(huì)在信息安全中扮演重要的角色，因此對(duì)AES算法實(shí)現(xiàn)的研究成為國(guó)內(nèi)外的熱點(diǎn)，它將會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。AES在實(shí)現(xiàn)方面具有速度快、可并行處理、對(duì)處理器的結(jié)構(gòu)無(wú)特殊要求，算法設(shè)計(jì)相對(duì)簡(jiǎn)單，分組長(zhǎng)度可以改變，而且具有很好的可擴(kuò)充性。AES算法的這些特點(diǎn)使得選用FPGA來(lái)實(shí)現(xiàn)AES算法具有很好的優(yōu)越性，本文就是針對(duì)AES算法的FPGA實(shí)現(xiàn)進(jìn)行研究。本文介紹了用FPGA實(shí)現(xiàn)AES算法所用的開發(fā)工具、開發(fā)語(yǔ)言和所選用的芯片，還具體介紹了AES算法的硬件實(shí)現(xiàn)方式，在此基礎(chǔ)上，著重闡述了AES算法FPGA實(shí)現(xiàn)的總體設(shè)計(jì)框圖，并對(duì)各個(gè)部分的設(shè)計(jì)分別給與介紹，給出了實(shí)現(xiàn)加密解密的時(shí)序仿真和設(shè)計(jì)結(jié)果。
標(biāo)簽： AES算法 數(shù)據(jù)加密
上傳時(shí)間： 2022-06-18
上傳用戶：shjgzh
隨著個(gè)人通信和移動(dòng)通信技術(shù)在世界范圍內(nèi)的迅猛發(fā)展，人們對(duì)移動(dòng)通信的服務(wù)質(zhì)量要求也越來(lái)越高.WCDMA（Wideband Code Division Multiple Access）作為第三代移動(dòng)通信系統(tǒng)的三大標(biāo)準(zhǔn)之一，因?yàn)榫哂袃?yōu)良的通信質(zhì)量和較高的頻譜利用率而被廣泛應(yīng)用.在WCDMA接收機(jī)中，射頻前端電路占有重要的地位，其性能優(yōu)劣直按影響著接收機(jī)的接收靈敏度以及后繼信號(hào)處理部分的性能.因此，進(jìn)行WCDMA射頻電路的研究和設(shè)計(jì)具有重要的現(xiàn)實(shí)意義.天線和低噪聲放大器（LNA）是射頻（RF）接收機(jī)芯片的重要組成部分。本文在廣泛查閱國(guó)內(nèi)、外參考文獻(xiàn)的基礎(chǔ)上，對(duì)微帶天線的寬頻帶技術(shù)和LNA的設(shè)計(jì)原理進(jìn)行了深入地研究.綜合多種寬頻帶技術(shù)，本文采用L形探針饋電與雙E形槽貼片相結(jié)合的方法，提出了一款適合于WCDMA基站的寬頻帶微帶天線結(jié)構(gòu)。利用電磁仿真軟件HFSS對(duì)該天線的性能進(jìn)行了研究，研究了天線貼片尺寸對(duì)天線性能的影響。在此基礎(chǔ)上，優(yōu)化設(shè)計(jì)了適用于WCDMA基站的寬頻帶微帶天線，并對(duì)其進(jìn)行了加工、測(cè)試和分析，仿真和測(cè)試結(jié)果均表明，該天線-10dB回波損耗帶寬為520MHz，天線在2GHz的增益為7.88dBi，滿足WCDMA基站的要求.另外，本文還根據(jù)WCDMA基站對(duì)LNA性能的要求，利用仿真軟件ADS（Advanced Design System）設(shè)計(jì)了一款高線性的兩級(jí)平衡低噪聲放大器，給出了電路原理圖，并制作了版圖，結(jié)果表明，該低噪聲放大器在1.92GH2~1.98GHz頻段增益不低于30dB，噪聲系數(shù)小于1dB，滿足WCDMA的要求，具有一定的實(shí)用價(jià)值。
上傳時(shí)間： 2022-06-20
上傳用戶：
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro Expert專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA Expert AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
