亚洲精美视频,久久激情五月婷婷,国产日产欧美精品

Xilinx-XUPV

xilinx LVDS接口程序,xilinx LVDS接口程序

xilinx LVDS接口程序,xilinx LVDS接口程序

標(biāo)簽： xilinx LVDS 接口程序

上傳時(shí)間： 2017-03-22

上傳用戶(hù)：zhuoying119
Cross street lights driver in VHDL. It have been tested on XILINX 9500.

Cross street lights driver in VHDL. It have been tested on XILINX 9500.

標(biāo)簽： street lights driver XILINX

上傳時(shí)間： 2017-03-24

上傳用戶(hù)：gengxiaochao
關(guān)于xilinx環(huán)境下的電路設(shè)計(jì)

關(guān)于xilinx環(huán)境下的電路設(shè)計(jì)，驗(yàn)證計(jì)數(shù)器電路的正確性

標(biāo)簽： xilinx 環(huán)境電路設(shè)計(jì)

上傳時(shí)間： 2014-01-07

上傳用戶(hù)：qq21508895
This is vga controller write in vhdl xilinx ise Connect your vga monitor and view many color in mon

This is vga controller write in vhdl xilinx ise Connect your vga monitor and view many color in moniotr

標(biāo)簽： controller vga Connect monitor

上傳時(shí)間： 2017-03-28

上傳用戶(hù)：363186
適用于xilinx的CPLD產(chǎn)品

適用于xilinx的CPLD產(chǎn)品，曼徹斯特編碼

標(biāo)簽： xilinx CPLD

上傳時(shí)間： 2017-03-29

上傳用戶(hù)：小草123
這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案verilog HDL代碼

這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案verilog HDL代碼

標(biāo)簽： verilog xilinx virtex pro

上傳時(shí)間： 2014-01-05

上傳用戶(hù)：cooran
how to infer ram for fpga altera xilinx

how to infer ram for fpga altera xilinx

標(biāo)簽： altera xilinx infer fpga

上傳時(shí)間： 2013-12-25

上傳用戶(hù)：dongbaobao
How to infer a finite state machine for fpga altera xilinx

How to infer a finite state machine for fpga altera xilinx

標(biāo)簽： machine finite altera xilinx

上傳時(shí)間： 2014-01-10

上傳用戶(hù)：鳳臨西北
how to infer a shift register for fpga altera xilinx

how to infer a shift register for fpga altera xilinx

標(biāo)簽： register altera xilinx infer

上傳時(shí)間： 2014-01-22

上傳用戶(hù)：zl5712176
提出了一個(gè)采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬(wàn) 門(mén)FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時(shí)可實(shí)現(xiàn)速率超過(guò)1Mbit/s、誤碼率

提出了一個(gè)采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬(wàn) 門(mén)FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時(shí)可實(shí)現(xiàn)速率超過(guò)1Mbit/s、誤碼率小于10-5的數(shù)據(jù)傳輸。

標(biāo)簽： Xilinx QPSK FPGA Mbit

上傳時(shí)間： 2014-01-05

上傳用戶(hù)：exxxds

主站蜘蛛池模板：南安市| 湖南省| 朔州市| 呼和浩特市| 卢龙县| 尚志市| 平原县| 定安县| 定兴县| 洞头县| 沂水县| 清流县| 巴林右旗| 济宁市| 逊克县| 丰原市| 四会市| 九龙坡区| 周至县| 石棉县| 五原县| 淮北市| 白河县| 晋城| 闵行区| 鄂尔多斯市| 高尔夫| 民勤县| 铁力市| 濮阳市| 东明县| 荥阳市| 杭州市| 卢龙县| 米泉市| 尤溪县| 长阳| 南京市| 吴旗县| 兴化市| 遂川县|