基于Xilinx ISE的的模塊化設(shè)計(jì)示例下面是本人初學(xué)時(shí)關(guān)于模塊化設(shè)計(jì)寫(xiě)的一篇博文，實(shí)例也都是自己寫(xiě)的，希望給大家一個(gè)參考，代碼可能還不夠規(guī)范，比如說(shuō)每一個(gè)寄存器的連線并不是都很明確的在代碼中體現(xiàn)出來(lái)，但是整體的設(shè)計(jì)思想還是可以借鑒的。模塊化設(shè)計(jì)應(yīng)用1輸入八路十六位數(shù)據(jù)分別為a1，b1，a2，b2，a3，b3，a4，b4，將其中的a1、b1，a2、b2，a3、b3，a4、b4，分別相乘，然后將乘積相加，相加結(jié)果即為該設(shè)計(jì)的輸出。以下是模塊化設(shè)計(jì)工程的資源管理窗口中頂層模塊和子模塊的層次關(guān)系：
標(biāo)簽：
xilinx
ise
模塊
fpga
設(shè)計(jì)
示例
上傳時(shí)間：
2022-04-30
上傳用戶：kent
