重點(diǎn)討論芯片級(jí)和PCB級(jí)射頻電路設(shè)計(jì)和測試中經(jīng)常遇到的阻抗匹配、接地、單端到差分轉(zhuǎn)換、容差分析、噪聲與增益和靈敏度、非線性和雜散波等關(guān)鍵問題。
標(biāo)簽： 射頻電路 芯片設(shè)計(jì)
上傳時(shí)間： 2013-10-30
上傳用戶：924484786
《射頻通信電路》系統(tǒng)地介紹了射頻通信電路各模塊的基本原理、設(shè)計(jì)特點(diǎn)以及在設(shè)計(jì)中應(yīng)考慮的問題。《射頻通信電路》分為射頻電路設(shè)計(jì)基礎(chǔ)知識(shí)、調(diào)制與解調(diào)機(jī)理、收發(fā)信機(jī)結(jié)構(gòu)和收發(fā)信機(jī)射頻部分各模塊電路設(shè)計(jì)四大部分，其中模塊電路包括小信號(hào)低噪聲放大器、混頻器、調(diào)制解調(diào)器、振蕩器、鎖相及頻率合成器、高頻功率放大器及自動(dòng)增益控制電路的原理及設(shè)計(jì)方法。
上傳時(shí)間： 2013-10-11
上傳用戶：LIKE
射頻電路分析計(jì)算軟件
上傳時(shí)間： 2013-11-01
上傳用戶：tianyi223
迎接無線通信技術(shù)挑戰(zhàn)的新型射頻測試儀器 由于移動(dòng)性和成本的優(yōu)勢，無線通信領(lǐng)域的新用戶和新服務(wù)不斷增多，人們對(duì)無線通信技術(shù)的需求也持續(xù)升溫。特別在第三世界和部分發(fā)展中國家，無線通信是包括語音在內(nèi)的多種通信服務(wù)中成本最低的接入方式。此外，無線通信正從以語音服務(wù)為主轉(zhuǎn)向以數(shù)據(jù)服務(wù)為主，很多新的服務(wù)需要更快數(shù)據(jù)速率。現(xiàn)在的手機(jī)不但要支持無線通話還要支持Internet網(wǎng)絡(luò)連接和各種各樣的無線服務(wù)，從而要求手機(jī)支持多種無線通信標(biāo)準(zhǔn)。
標(biāo)簽： 無線通信技術(shù) 射頻測試 儀器
上傳時(shí)間： 2014-12-31
上傳用戶：行旅的喵
射頻電路分析計(jì)算軟件
上傳時(shí)間： 2014-12-31
上傳用戶：caiqinlin
中興--射頻板PCB工藝設(shè)計(jì)規(guī)范
上傳時(shí)間： 2015-01-01
上傳用戶：18710733152
針對(duì)多層線路板中射頻電路板的布局和布線，根據(jù)本人在射頻電路PCB設(shè)計(jì)中的經(jīng)驗(yàn)積累，總結(jié)了一些布局布線的設(shè)計(jì)技巧。并就這些技巧向行業(yè)里的同行和前輩咨詢，同時(shí)查閱相關(guān)資料，得到認(rèn)可，是該行業(yè)里的普遍做法。多次在射頻電路的PCB設(shè)計(jì)中采用這些技巧，在后期PCB的硬件調(diào)試中得到證實(shí)，對(duì)減少射頻電路中的干擾有很不錯(cuò)的效果，是較優(yōu)的方案。
標(biāo)簽： PCB 射頻電路 設(shè)計(jì)技巧
上傳時(shí)間： 2013-10-26
上傳用戶：arnold
射頻電路PCB設(shè)計(jì)
上傳時(shí)間： 2013-10-29
上傳用戶：liglechongchong
Allegro15[1].X培訓(xùn)教材
標(biāo)簽： Allegro 15 培訓(xùn)教材
上傳時(shí)間： 2014-01-08
上傳用戶：qzhcao
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上傳時(shí)間： 2013-11-24
上傳用戶：18707733937
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
