針對Virtex-6 給出了HDL設(shè)計指南，其中，賽靈思為每個設(shè)計元素給出了四個設(shè)計方案元素，并給出了Xilinx認為是最適合你的解決方案。這4個方案包括：實例，推理，CORE Generator或者其他Wizards，宏支持.
上傳時間： 2013-11-07
上傳用戶：gy592333
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-23
上傳用戶：leyesome
UG203-Virtex-5 PCB設(shè)計指南
上傳時間： 2014-01-23
上傳用戶：sc965382896
UG190 Virtex-5 用戶指南
上傳時間： 2013-11-23
上傳用戶：1583060504
2.1.4 VIRTEX-ⅡPRO和和VIRTEX-ⅡPROX系列產(chǎn)品。
上傳時間： 2013-11-04
上傳用戶：jackgao
2.1.3 VIRTEX-Ⅱ系列產(chǎn)品。
標簽： VIRTEX
上傳時間： 2014-01-20
上傳用戶：2728460838
This application note describes how the existing dual-port block memories in the Spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上傳時間： 2014-01-24
上傳用戶：15527161163
Virtex™-5 器件包括基于第二代高級硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計的若干新型架構(gòu)元件，Virtex-5 器件達到了比以往更高的系統(tǒng)性能水平。
上傳時間： 2013-10-19
上傳用戶：giraffe
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
上傳時間： 2015-01-02
上傳用戶：JIUSHICHEN
由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計應采用類似的陣列大小（器件數(shù)量）并且比以前的目標器件至少低一個速度級別（如從中速級別到慢速級別）。但是，這種建議對于有些情況卻并不適用。本節(jié)將介紹一些會影響Virtex-5 FPGA 器件選擇標準的設(shè)計風格和特征。
上傳時間： 2013-11-02
上傳用戶：zhuyibin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
