用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VhDl寫的1024點(diǎn)的fft代碼
標(biāo)簽： fft fpga 1024 VhDl
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
VhDl 源程序 開發(fā)環(huán)境：MAXPLUS II 10.2
標(biāo)簽： MAXPLUS VhDl 10.2 II
上傳用戶：
學(xué)習(xí)VhDl硬件描述語言的一些例子的原代碼，比較全面，相信對初學(xué)者很有幫助
標(biāo)簽： VhDl 硬件描述語言 代碼
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
通過fpga產(chǎn)生時(shí)鐘的VhDl源碼，QII7.1下調(diào)試通過
標(biāo)簽： fpga VhDl 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
上傳用戶：wtrl
atmel公司arm926 開發(fā)辦cpld源代碼VhDl寫的，\r\n供大家參考
標(biāo)簽： atmel cpld VhDl arm
上傳用戶：wkchong
用VhDl設(shè)計(jì)UART的文章，使用QuartusII平臺
標(biāo)簽： VhDl UART
上傳用戶：sc965382896
vc++與VhDl代碼,cpld接受pc串口指令,輸出pwm信號控制伺服電機(jī).雙通道,各128級.使用了擴(kuò)展ascii碼
標(biāo)簽： VhDl vc 代碼
上傳時(shí)間： 2013-08-26
上傳用戶：851197153
深圳優(yōu)龍公司PXA270的cpld的VhDl邏輯代碼，
標(biāo)簽： cpld VhDl PXA 270
上傳用戶：松毓336
多個(gè)Verilog和VhDl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫出HDL代碼
標(biāo)簽： Verilog VhDl 程序
上傳用戶：athjac
altera fpga 基于VhDl,實(shí)現(xiàn)vga的同步block.
標(biāo)簽： altera block fpga VhDl
上傳用戶：hn891122
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
