亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術(shù)閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索:
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
VerilogHDL
yong
VerilogHDL
yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.
標(biāo)簽:
上傳時間:
上傳用戶:
一個基于
VerilogHDL
語言的16位的booth算法的乘法器及其測試代碼
標(biāo)簽:
上傳時間:
上傳用戶:
此書為
VerilogHDL
的設(shè)計例子
標(biāo)簽:
上傳時間:
上傳用戶:
摸獎桶程序設(shè)計 也就是樂透彩票模擬程序 程序為
VerilogHDL
描述 詳細(xì)請看英文描述
標(biāo)簽:
上傳時間:
上傳用戶:
VerilogHDL
編寫的并串轉(zhuǎn)換模塊
標(biāo)簽:
上傳時間:
上傳用戶:
VerilogHDL
編寫的并串轉(zhuǎn)換模塊
標(biāo)簽:
上傳時間:
上傳用戶:
VerilogHDL
編寫的低通濾波器模塊
標(biāo)簽:
上傳時間:
上傳用戶:
VerilogHDL
編寫的QPSK選相法調(diào)制模塊
標(biāo)簽:
上傳時間:
上傳用戶:
8.4 ADC0809接口電路及程序設(shè)計 ADC0808/ADC0809資料; 基于
VerilogHDL
的ADC0809采樣控制器設(shè)計; 基于VHDL語言的A_D采樣控制器設(shè)計。
標(biāo)簽:
上傳時間:
上傳用戶:
循環(huán)冗余校驗碼CRC的
VerilogHDL
源程序
標(biāo)簽:
上傳時間:
上傳用戶:
«
7
8
9
10
11
12
13
14
15
16
»
網(wǎng)站首頁
|
關(guān)于我們
|
服務(wù)條款
|
廣告服務(wù)
|
聯(lián)系我們
|
網(wǎng)站地圖
|
免責(zé)聲明
蟲蟲下載站版權(quán)所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板:
靖边县
|
芜湖县
|
四会市
|
华阴市
|
长白
|
茂名市
|
苍溪县
|
铁力市
|
桦川县
|
临高县
|
阿拉尔市
|
顺平县
|
炎陵县
|
康马县
|
措美县
|
东阿县
|
三原县
|
武定县
|
洛扎县
|
泽库县
|
齐河县
|
铅山县
|
西充县
|
会理县
|
雅江县
|
邓州市
|
福清市
|
普陀区
|
吴桥县
|
望谟县
|
许昌县
|
肥乡县
|
马龙县
|
沙湾县
|
明光市
|
沙坪坝区
|
开化县
|
西城区
|
镇江市
|
界首市
|
涞源县
|