<rt id="6qquc"></rt>
<button id="6qquc"></button>
Verilog-RISC CPU 代碼 實現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。 北航
標(biāo)簽： Verilog-RISC RISC CPU cpu
上傳時間： 2016-12-25
上傳用戶：han_zh
8位RISC CPU的VERILOG編程 SOURCECODE
標(biāo)簽： SOURCECODE VERILOG RISC CPU
上傳時間： 2015-01-09
上傳用戶：Andy123456
這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。
標(biāo)簽： Verilog RISC CPU MCU
上傳時間： 2014-01-05
上傳用戶：李夢晗
這是一個Verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。
標(biāo)簽： Verilog RISC HDL cpu
上傳時間： 2015-03-26
上傳用戶：qiao8960
一個嵌入式RISC CPU 的Verilog 設(shè)計源碼，可綜合。內(nèi)含詳細的設(shè)計文擋。
標(biāo)簽： Verilog RISC CPU 嵌入式
上傳時間： 2015-04-16
上傳用戶：tianjinfan
用verilog編寫的risc mcu
標(biāo)簽： verilog risc mcu 編寫
上傳時間： 2015-10-25
上傳用戶：baiom
< 大型RISC處理器設(shè)計--用描述語言Verilog設(shè)計VLSI芯片>>光盤
標(biāo)簽： Verilog RISC VLSI gt
上傳時間： 2015-11-01
上傳用戶：hebmuljb
32位RISC單片機verilog源碼內(nèi)包含說明文檔經(jīng)過他人測試通過
標(biāo)簽： verilog RISC 單片機 源碼
上傳時間： 2013-12-11
上傳用戶：tyler
verilog code .descrip the risc cpu.download from opencores.org
標(biāo)簽： opencores download verilog descrip
上傳時間： 2016-02-20
上傳用戶：frank1234
verilog RISC8 cpu CORE 8位RISC CPU 內(nèi)核源碼（VERILOG 版）
標(biāo)簽： verilog VERILOG RISC8 CORE
上傳時間： 2017-02-18
上傳用戶：363186
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<li id="yo2iq"></li>
