在通訊系統(tǒng)中常見到的cordic，是個(gè)用很少複雜度就能實(shí)現(xiàn)三角函數(shù)的電路，檔案中有C語言的CORDIC程式
上傳時(shí)間： 2017-03-07
上傳用戶：lepoke
h264_and_mpeg4_video_compressed 英文書 原文電子檔 為h264_and_mpeg4之基礎(chǔ)教科書
標(biāo)簽： h264基礎(chǔ)
上傳時(shí)間： 2015-05-01
上傳用戶：yuepub
理想的放大器 目前，廠商在線性IC研發(fā)上都有重大的突破。使IC型運(yùn)算放大器的特性和理想相當(dāng)接近。尤其在低頻操作下，OP Amp電路的工作情形實(shí)在太像一個(gè)理想放大器，幾乎與理論的推測(cè)完全相符。→理想的放大器該具備什麼特性？
標(biāo)簽： 算放大器原理
上傳時(shí)間： 2016-07-16
上傳用戶：WALTER
針對(duì)教學(xué)典型站場(chǎng)，以選X→ⅢG經(jīng)由5/7道岔反位的接車為基本進(jìn)路為例，根據(jù)選岔電路原理和道岔點(diǎn)及信號(hào)點(diǎn)的選出順序規(guī)律，要求完成以下工作： （1）完成進(jìn)路選擇組時(shí)序邏輯設(shè)計(jì)； （2）完成進(jìn)路執(zhí)行組時(shí)序邏輯設(shè)計(jì)； （3）完成進(jìn)路解鎖時(shí)序邏輯設(shè)計(jì)；
上傳時(shí)間： 2017-04-17
上傳用戶：weilianjin
在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程 的演進(jìn)，元件的尺寸已縮減到深次微米(deep-submicron)階 段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每 顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些 可靠度的問題。
標(biāo)簽： ESD_Technology
上傳時(shí)間： 2020-06-05
上傳用戶：shancjb
電子電路零件應(yīng)用手冊(cè)
標(biāo)簽： 電子電路
上傳時(shí)間： 2021-12-14
上傳用戶：slq1234567890
資源包含以下內(nèi)容：1.一種將異步時(shí)鐘域轉(zhuǎn)換成同步時(shí)鐘域的方法.pdf2.華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇.pdf3.華為 Verilog基本電路設(shè)計(jì)指導(dǎo)書.pdf4.華為 大規(guī)模邏輯設(shè)計(jì)指導(dǎo)書.pdf5.華為FPGA設(shè)計(jì)流程指南.doc6.華為FPGA設(shè)計(jì)規(guī)范.doc7.華為_大規(guī)模邏輯設(shè)計(jì)指導(dǎo)書.pdf8.華為同步電路設(shè)計(jì)規(guī)范（密碼：openfree）.pdf9.華為面經(jīng).doc10.時(shí)鐘透?jìng)骷夹g(shù)白皮書.pdf11.硬件工程師手冊(cè)_全.pdf12.靜態(tài)時(shí)序分析與邏輯...pdf13.華為FPGA設(shè)計(jì)全套資料合集19份
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
[學(xué)習(xí)要求]掌握A/D轉(zhuǎn)換的基本概念和工作原理，掌握集成A/D轉(zhuǎn)換器ADC0809的基本應(yīng)用、設(shè)計(jì)方法與調(diào)試技術(shù)。[重點(diǎn)與難點(diǎn)]重點(diǎn)：集成A/D轉(zhuǎn)換器的應(yīng)用及主要性能指標(biāo)。
標(biāo)簽： 信號(hào) 模數(shù)轉(zhuǎn)換電路
上傳時(shí)間： 2013-07-12
上傳用戶：ninal
2.1.1 I/O接口基本概念1.為什么要引入接口微機(jī)和I/O設(shè)備的信息類型和格式可能不一樣。微機(jī)和I/O設(shè)備信號(hào)傳輸處理的速度可能不匹配。不用接口， I/O直接接CPU，隨著外設(shè)增加，會(huì)大大降低CPU的效率。I/O直接接CPU，會(huì)使外設(shè)硬件結(jié)構(gòu)過于依賴CPU，對(duì)外設(shè)本身發(fā)展不利。2.接口的概念 定義：接口是CPU與“外部世界”的連接電路，負(fù)責(zé)“中轉(zhuǎn)”各種信息。 分類：存儲(chǔ)器接口和I/O接口。 位置：介于系統(tǒng)總線與外部設(shè)備之間。3.I/O接口與I/O設(shè)備不同I/O設(shè)備對(duì)應(yīng)I/O接口不同。I/O接口受CPU控制，I/O設(shè)備受I/O接口控制。為增加通用性，I/O接口電路一般均具有可編程功能。微機(jī)的應(yīng)用離不開外部設(shè)備接口的設(shè)計(jì)、選用和連接。2.1.2、I/O接口功能 數(shù)據(jù)緩沖功能：通過寄存器或鎖存器實(shí)現(xiàn)。 存放數(shù)據(jù)的寄存器或鎖存器稱之為數(shù)據(jù)口。 接受和執(zhí)行CPU命令功能： 存放CPU命令代碼的寄存器稱之為命令口， 存放執(zhí)行狀態(tài)信息的寄存器稱之為狀態(tài)口。 設(shè)備選擇功能：CPU通過地址譯碼選擇不同外設(shè)。 即CPU通過地址譯碼選擇不同I/O接口和I/O接口中連接的不同的設(shè)備。 信號(hào)轉(zhuǎn)換功能：協(xié)調(diào)總線信號(hào)與I/O設(shè)備信號(hào)。 轉(zhuǎn)換包括信號(hào)的邏輯關(guān)系、時(shí)序配合和電平轉(zhuǎn)換。 可編程功能：增加接口的靈活性和智能性。
上傳時(shí)間： 2013-11-05
上傳用戶：jixingjie
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
