亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 拉孜县| 新干县| 广宗县| 扶绥县| 略阳县| 仪陇县| 翁牛特旗| 元阳县| 东明县| 台南市| 金溪县| 侯马市| 吴江市| 芷江| 弋阳县| 尼勒克县| 来安县| 张北县| 鹤山市| 江安县| 兴城市| 镇江市| 晋城| 惠来县| 仲巴县| 时尚| 大余县| 晴隆县| 汽车| 通河县| 雷山县| 突泉县| 金华市| 会同县| 溆浦县| 文山县| 隆安县| 潜江市| 庆元县| 长治县| 万山特区|