VHDL 高速基于分布式濾波器FPGA設(shè)計論文
標簽： VHDL FPGA 分布式 濾波器
上傳時間： 2013-08-09
上傳用戶：qwerasdf
基于VHDL語言的一個FFT快速傅里葉變換程序。采用4蝶形算法
標簽： VHDL FFT 語言 快速傅里葉變換
上傳時間： 2013-08-10
上傳用戶：qlpqlq
VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。
標簽： VHDL 語言 分頻 模塊
上傳用戶：zxh122
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標簽： Actel FPGA VHDL 譯碼器
上傳用戶：大灰狼123456
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
通過VHDL語言進行數(shù)字信號處理的FIR操作，可以很好的實現(xiàn)濾波功能，有很好的作用，
標簽： VHDL FIR 語言 數(shù)字信號處理
上傳時間： 2013-08-11
上傳用戶：gundan
FPGA，vhdl語言的學習資料；\r\nFPGA的簡單設(shè)計\r\ndds的設(shè)計
標簽： FPGA vhdl 語言
上傳用戶：lili123
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
標簽： CPLD VHDL 數(shù)字邏輯 器件
上傳用戶：hn891122
FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)
標簽： FPGA VHDL 串口 調(diào)試
上傳用戶：362279997
介紹了應用VHDL技術(shù)設(shè)計嵌入式全數(shù)字鎖相環(huán)路的方法，詳細敘述了其工作原理和設(shè)計思想，并用可編程邏輯器件FPGA實現(xiàn)。
標簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳用戶：yare
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
