EDA技術(shù)實(shí)用教程VHDL版本課件
標(biāo)簽： VHDL EDA 實(shí)用教程 版本
上傳時(shí)間： 2013-11-22
上傳用戶：iswlkje
VHDL語言
標(biāo)簽： VHDl 實(shí)用教程
上傳用戶：kelimu
altera FPGA/CPLD高級(jí)篇(VHDL源代碼)
標(biāo)簽： altera FPGA CPLD VHDL
上傳時(shí)間： 2014-12-28
上傳用戶：15527161163
本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
標(biāo)簽： Quartus FPGA CPLD VHDL
上傳時(shí)間： 2013-10-13
上傳用戶：caiiicc
vhdl版的1602程序。
標(biāo)簽： vhdl 1602 LCD 程序
上傳用戶：icarus
有用的vhdl設(shè)計(jì)實(shí)例(修正版)。
標(biāo)簽： vhdl 設(shè)計(jì)實(shí)例 正
上傳時(shí)間： 2013-11-02
上傳用戶：fxf126@126.com
FPGA VHDL程序35個(gè)實(shí)例
標(biāo)簽： FPGA VHDL 程序
上傳時(shí)間： 2013-11-11
上傳用戶：s藍(lán)莓汁
第1章 數(shù)字系統(tǒng)EDA設(shè)計(jì)概論 第2章 可編程邏輯器件設(shè)計(jì)方法 第3章 VHDL語言基礎(chǔ) 第4章 數(shù)字邏輯單元設(shè)計(jì) 第5章 數(shù)字系統(tǒng)高級(jí)設(shè)計(jì)技術(shù)（*） 第6章 基于HDL設(shè)計(jì)輸入 第7章 基于原理圖設(shè)計(jì)輸入 第8章 設(shè)計(jì)綜合和行為仿真 第9章 設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真 第10章 設(shè)計(jì)下載和調(diào)試 第11章 數(shù)字時(shí)鐘設(shè)計(jì)及實(shí)現(xiàn)（*） 第12章 通用異步接收發(fā)送器設(shè)計(jì)及實(shí)現(xiàn)（*） 第13章 數(shù)字電壓表設(shè)計(jì)及實(shí)現(xiàn)（*） 第14章 軟核處理器PicoBlaze原理及應(yīng)用（*） 注：帶*的內(nèi)容可根據(jù)課時(shí)的安排選講
標(biāo)簽： VHDL EDA
上傳時(shí)間： 2014-01-08
上傳用戶：kao21
一些VHDL的語法
標(biāo)簽： VHDL
上傳時(shí)間： 2013-10-10
上傳用戶：cylnpy
VHDL復(fù)習(xí)資料，復(fù)習(xí)資料，有源代碼
上傳用戶：wtrl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
