亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

浮點FFI

浮點FFI，的VHDL實現(xiàn)及HDL功能測試方法的研究 附錄B加法處理器測試平臺代碼 附錄CFFT處理器的測試平臺代碼

標(biāo)簽： FFI 浮點

上傳時間： 2013-12-23

上傳用戶：王楚楚

VHDL4選1數(shù)據(jù)選擇器

VHDL編寫的4選一數(shù)據(jù)選擇器 entity mux41a is        port(a,b:in std_logic;                s1,s2,s3,s4:in std_logic;                y: out std_logic); end entity mux41a; architecture one of mux41a is signal ab:std_logic_vector(1 downto 0);

標(biāo)簽： VHDL 數(shù)據(jù)選擇器

上傳時間： 2020-05-15

上傳用戶：cdga

VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（63）

VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（63）資源包含以下內(nèi)容：1. zlg7289a驅(qū)動程序 包括頭文件和主文件 匯編和C語言齊全.2. vc++ 開放的串口通訊程序.3. 電子萬年歷制作的全部資料,可用單面板制作,頂層線比較少可用跳線,內(nèi)用源碼+原理圖+PCB,可以顯示到2050年的陰陽歷,只須調(diào)整陽歷..4. i2c協(xié)議實現(xiàn).5. 優(yōu)龍ＰＡＸ２５５開發(fā)板所帶ＡＣ９７聲卡的測試程序源碼.6. 周立功的USB大容量存儲開發(fā)板帶CPLD的代碼D的源碼.7. wangxiaoyong0015@yahoo.com.cn b不懂的給我發(fā)郵件！！！ 謝謝啊！！一定支持我.8. 用VHDL實現(xiàn)的DDS.9. uclinux移植過程中.10. viterbi decoder , use verilog HDL language..11. 三星ARM試驗箱.12. USB JTAG 卡. 允許從主機USB口直接控制JTAG I/O 信號。 USB端與Altera USB-Blaster使用相同的協(xié)議。主機端與openwince, OpenOCD和Altera的.13. 許多非常有用的 Verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等.14. LPC2214開發(fā)原理圖,絕好!!!!!!!!!! LPC2214開發(fā)原理圖,絕好.15. CPLD開發(fā)電纜原理圖,絕好的東東!!! CPLD開發(fā)電纜原理圖,絕好的.16. 語音評分算法的實現(xiàn),主要可以實現(xiàn)對一段語音信號進(jìn)行判別并進(jìn)行打分功能..17. lpc2132開發(fā)板的原理圖,適合初學(xué)者學(xué)習(xí)用.18. 用ICC寫的ATMega8的4X4鍵盤驅(qū)動程序.19. FPGA-CPLD_DesignTool,事例程序陸續(xù)上傳請需要的朋友下載.20. I2C編譯通過...大家下去直接用.支持程序員聯(lián)合開發(fā)網(wǎng).21. 步進(jìn)電機控制實驗.22. MagicARM2410與PC機串口通信實驗.23. CanBus通信實驗.24. 這是個C的一個程序.25. 這是個嵌入式程序.26. 一個MSComm控件的收發(fā)程序.27. 包括TI全系列DSK原理圖匯總.28. 周立功公司的USB2.0芯片ISP1581的鍵盤上位機VC編的源程序.29. 這是一個學(xué)習(xí)proteus很好的資料。希望對大家的學(xué)習(xí)很有幫助.30. 本代碼內(nèi)容是關(guān)于帶遙控器控制的LCD顯示的實時時鐘。.31. 本代碼是關(guān)于用INT0中斷實現(xiàn)按鍵計數(shù).32. 本代碼是關(guān)于循環(huán)燈的代碼.33. 本代碼是關(guān)于符點數(shù)在數(shù)碼管上顯示的.34. 本代碼是關(guān)于AT24C02串行存儲器的讀寫的.35. 一種使用可控硅控制.36. 這是運動控制課程設(shè)計時自己設(shè)計的電路原理圖.37. vxworks tffs mtd 層源碼,支持非INTEL格式.38. 自己看吧 eerom的.39. DOS下的TCP/IP源代碼,可以做參考..40. 基于FPGA的SD控制器實現(xiàn).目前實現(xiàn)讀操作功能,可作參考..

標(biāo)簽： 五金手冊

上傳時間： 2013-06-01

上傳用戶：eeworm

VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（84）

VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（84）資源包含以下內(nèi)容：1. 基于fpga和sopc的用VHDL語言編寫的EDA的PS/2鼠標(biāo)與VGA控制模塊.2. 基于fpga和sopc的用VHDL語言編寫的EDA的VGA彩條信號顯示控制器.3. 基于fpga和sopc的用VHDL語言編寫的EDA的VGA圖像顯示控制器.4. 基于fpga和sopc的用VHDL語言編寫的EDA的PS/2和VGA控制顯示控制器.5. 基于fpga和sopc的用VHDL語言編寫的EDA的USB控制模塊程序.6. 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)軟硬件設(shè)計.7. 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)及其DMA設(shè)計俄羅斯方塊游戲機.8. 北京革新公司的2410的看門狗測試程序.9. 基于PHILIPS ARM7的I2C驅(qū)動程序.10. rf cc2420開發(fā)的PROTEL原理圖 處理器mega128 公司內(nèi)部資料.11. MP4 AVI CODE AND TFT LCD CODE.12. 鼠標(biāo)驅(qū)動范例.13. 采用CPLD來培植ALTERA公司的CYCLONE系列FPGA.14. DVB系統(tǒng)的SDI數(shù)據(jù)數(shù)據(jù)傳輸接口.15. VHDL數(shù)字鐘 數(shù)字電子鐘 此數(shù)字電子鐘具有的功能包括： 1. 計時.16. 這十篇論文主要講述了VXWORKS對外設(shè)的控制和通訊.17. 這是語音芯片ISD4004的操作代碼.18. 這是芯片PMC6388的硬件初始化程序.19. 優(yōu)先級算法以及調(diào)度算法中其他的算法。想要下載的朋友可以看看.20. 基于DAM6416開發(fā)板的PCI下載程序.21. 基于DAM6416的通過PCI的主機和視頻口的通信程序.22. 基于DAM6416的通過PCI的視頻口和主機的通信程序.23. 自己編制的加法器的verilog程序 希望對大家有所幫助.24. 在win(2000/2003)下面制作CRAMFS映像文件 專門用于嵌入式Linux開發(fā) 由于網(wǎng)絡(luò)上沒有類似的軟件 索性自己寫了一個 經(jīng)過測試OK 全部源代碼.25. 51按鍵典型程序 51按鍵典型程序.26. 液晶顯示控制模塊T6963的完整C函數(shù),包括圖形文本方式顯示.27. arm開發(fā)板資料CPLD源代碼armcore9.28. G729編碼和解碼的Matlab源程序 調(diào)用方法： 1.需要編碼時.29. 我編的遺傳算法matlab程序.30. MPS430ZIGBB PPT文檔 相關(guān)介紹 對了解有一定作用.31. 該程序用來測試89C51與IDE硬盤的接口.32. 一個使用PROTEL99設(shè)計的一款程控濾波器.33. 2410開發(fā)板底板原理圖.34. 大學(xué)當(dāng)中跟別人做的一個東西.35. C8051F350的抗干擾數(shù)據(jù)采集程序.36. 完整的在Windows下 PCI CAN卡的驅(qū)動程序及測試程序.37. 功能：雙字節(jié)十六進(jìn)制小數(shù)轉(zhuǎn)換成雙字節(jié)ＢＣＤ碼小數(shù) 入口條件：待轉(zhuǎn)換的雙字節(jié)十六進(jìn)制小數(shù)在R2、R3中。 出口信息：轉(zhuǎn)換后的雙字節(jié)ＢＣＤ碼小數(shù)仍在R2、R3中。 影響資源：PSW、A、B、R2.38. 浮點數(shù)代數(shù)值比較（不影響待比較操作數(shù)） 入口條件：待比較操作數(shù)分別在[R0]和[R1]中。 出口信息：若CY=1.39. 功能：浮點取整函數(shù) 入口條件：操作數(shù)在[R0]中。 出口信息：結(jié)果仍在[R0]中。 影響資源：PSW、A、R2、R3、R4、位PFA 堆棧需求： ６字節(jié).40. 功能：浮點倒數(shù)函數(shù) 入口條件：操作數(shù)在[R0]中。 出口信息：OV=0時.

標(biāo)簽： 顯微

上傳時間： 2013-04-15

上傳用戶：eeworm

VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計

VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計

標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計

上傳時間： 2013-05-19

上傳用戶：eeworm

VHDL硬件描述語言 e文 PDF版

VHDL硬件描述語言 e文 PDF版

標(biāo)簽： VHDL 硬件描述語言

上傳時間： 2013-04-15

上傳用戶：eeworm

VHDL程序?qū)嵗? .PDF

VHDL程序?qū)嵗? .PDF

標(biāo)簽： VHDL 上傳時間： 2013-06-02

VHDL語言100例詳解

VHDL語言100例詳解

標(biāo)簽： VHDL 100 語言

上傳時間： 2013-06-05

上傳用戶：eeworm

可編程邏輯系統(tǒng)的VHDL設(shè)計技術(shù) .PDF

可編程邏輯系統(tǒng)的VHDL設(shè)計技術(shù) .PDF

標(biāo)簽： VHDL 可編程 邏輯系統(tǒng)

上傳時間： 2013-07-22

上傳用戶：eeworm

VHDL與數(shù)字電路設(shè)計

VHDL與數(shù)字電路設(shè)計

標(biāo)簽： VHDL 數(shù)字 電路設(shè)計

上傳時間： 2013-07-19

上傳用戶：eeworm