亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VHDL SDRAM

  • EDA課程設計報告(交通信號控制器的VHDL的設計)

    EDA課程設計報告(交通信號控制器的VHDL的設計),vhdl語言!!1

    標簽: VHDL EDA 報告 交通信號

    上傳時間: 2013-06-23

    上傳用戶:壞壞的華仔

  • 基于FPGA的JPEG壓縮系統設計與實現

    對弓網故障的檢測在列車提速的今天顯得尤其重要,原始故障圖像數據量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸等領域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性,逐漸成為許多應用中首先器件,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 本文旨在研究并實現一種實時采集并對特定幀進行壓縮傳輸的方法。通過采用可編程邏輯器件FPGA來實現整個采集、顯示、壓縮和傳輸,使系統具有可定制、高速度等優點。 本文首先介紹了開發硬件可編程邏輯門陣列FPGA及其開發語言Veridlog,并介紹了FPGA的設計方法及開發流程;接著介紹了PAL制視頻采集的相關知識及設計,其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;隨后介紹了JPEG標準,并根據故障檢測的特點,設計了針對灰度圖像壓縮的JPEG編碼器,設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數的差分脈沖編碼模塊、交流系數的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試,然后再對整個JPEG編碼器進行了測試;最后設計了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮,再設計一個僅包含發送功能的UART 將壓縮后的碼流傳輸到PC機,在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現了整個采集壓縮系統,同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網故障的圖像檢測,還是對于JPEG編碼器的芯片設計都有一定的參考價值。

    標簽: FPGA JPEG 壓縮系統

    上傳時間: 2013-04-24

    上傳用戶:cuiqiang

  • 基于FPGA的PCI總線接口控制器的設計

    為了滿足外圍設備之間、外圍設備與主機之間高速數據傳輸,Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念,即周邊器件互連。因為PCI總線具有極高的數據傳輸率,所以在數字圖形、圖像和語音處理以及高速數據采集和處理等方面得到了廣泛的應用。 本論文首先對PCI總線協議做了比較深刻的分析,從設計要求和PCI總線規范入手,采用TOP-DOWN設計方法完成了PCI總線接口從設備控制器FPGA設計的功能定義:包括功能規范、性能要求、系統環境、接口定義和功能描述。其次從簡化設計、方便布局的角度考慮,完成了系統的模塊劃分。并結合設計利用SDRAM控制器來驗證PCI接口電路的性能。 然后通過PCI總線接口控制器的仿真、綜合及硬件驗證的描述介紹了用于FPGA功能驗證的硬件電路系統的設計,驗證系統方案的選擇,并描述了PCI總線接口控制器的布局布線結果以及硬件驗證的電路設計和調試方法。通過編寫測試激勵程序完成了功能仿真,以及布局布線后的時序仿真,并設計了PCB實驗板進行測試,證明所實現的PCI接口控制器完成了要求的功能。 最后,介紹了利用驅動程序開發工具DDK軟件進行軟件設計與開發的過程。完成系統設計及模塊劃分后,使用硬件描述語言(VHDL)描述系統,并驗證設計的正確性。

    標簽: FPGA PCI 總線接口 控制器

    上傳時間: 2013-07-15

    上傳用戶:1134473521

  • 高清視頻編解碼系統控制模塊設計

    在航空航天,遙感測量,安全防衛以及家用影視娛樂等領域,要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此,研究一套處理速度快,性能可靠,使用方便,符合行業相關規范的高清視頻編解碼系統是十分必要的。 本文首先介紹了高清視頻的發展歷史。并就當前相關領域的發展闡述了高清視頻編解碼系統的設計思路,提出了可行的系統設計方案。基于H.264的高清視頻編碼系統對處理器的要求非常高,一般的DSP和通用處理器難以達到性能要求。本系統選擇富士通公司最新的專用視頻編解碼芯片MB86H51,實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高,功耗低,體積小等優點。系統的控制設備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出,碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器,向系統使用者提供操作界面,并與主控FPGA相連。方案實現了高清視頻的輸入,實時編碼和碼流存儲輸出等功能于一體,能夠編碼1080p的高清視頻并存儲在硬盤中。系統開發的工作難點在于FPGA的程序設計與調試工作。其次,詳細介紹了FPGA在系統中的功能實現,使用的方法和程序設計。使用VHDL語言編程實現I2C總線接口和接口控制功能,利用stratix系列FPGA內置的M4K快速存儲單元實現128K的命令存儲ROM,并對設計元件模塊化,方便今后的功能擴展。編程實現了PIO模式的硬盤讀寫和SDRAM接口控制功能,實現高速的數據存儲功能。利用時序狀態機編程實現主芯片編解碼控制功能,完成編解碼命令的發送和狀態讀取,并對設計思路,調試結果和FPGA資源使用情況進行分析。著重介紹設計中用到的最新芯片及其工作方式,分析設計過程中使用的最新技術和方法。有很強的實用價值。最后,論文對系統就不同的使用情況提出了可供改進的方案,并對與高清視頻相關的關鍵技術作了分析和展望。

    標簽: 高清視頻 編解碼 系統控制 模塊設計

    上傳時間: 2013-07-26

    上傳用戶:shanml

  • SDRAM讀寫控制的實現與Modelsim仿真

    軟件開發環境:ISE 7.1i 硬件開發環境:紅色颶風II代-Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能; 先向SDRAM里面寫數據,然后再將數據讀出來做比較,如果不匹配就通過LED變亮顯示出來,如果一致,LED就不亮。 2. part1目錄是使用Modelsim仿真的工程; 3. part2目錄是在開發版上面驗證的工程; 2.1. part1_32目錄是4m32SDRAM的仿真工程; 2.2. part1_16目錄是4m16SDRAM的仿真工程; \model文件夾里面是仿真模型; \rtl文件夾里面是源文件; \sim文件夾里面是仿真工程; \test_bench文件夾里面是測試文件; \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。

    標簽: Modelsim SDRAM 讀寫 控制

    上傳時間: 2013-04-24

    上傳用戶:ZJX5201314

  • 基于FPGA的MCS51核的VHDL語言

    本文以研究嵌入式微處理器為主,自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法,并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路,采用VHDL 語言完成了取指單元,指令譯碼器單元,存儲器單元和邏輯運算單元的電路模塊的設計與實現;研究了控制單元的實現方法和基于全局狀態機的設計理論,采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示,著重介紹了指令譯碼器的實現方式,基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式,把具有相同功能的邏輯電路集中到一個框圖里,使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式,把明顯地具有主從關系的電路放在不同的層次里,這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊;程序存儲器模塊;時序控制模塊;特殊功能寄存器模塊和Core核心模塊這五個部分,文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試,測試結果表明,本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中,相應寄存器和總線上的值也均符合設計要求,實現了設計目標。

    標簽: FPGA VHDL MCS 51

    上傳時間: 2013-06-05

    上傳用戶:金宜

  • FFT的VHDL源代碼下載

    給用戶提供了FFT的VHDL源代碼下載,可供用戶來參考學習

    標簽: VHDL FFT 源代碼

    上傳時間: 2013-06-03

    上傳用戶:zaizaibang

  • 基于VHDL語言的卷積碼編解碼器的設計

    本文在闡述卷積碼編解碼器基本工作原理的基礎上,提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計(2,1,6)卷積碼編解碼器的方法。

    標簽: VHDL 語言 卷積碼 編解碼器

    上傳時間: 2013-06-16

    上傳用戶:zfh920401

  • VHDL寫的51單片機內核

    VHDL寫的51單片機內核,實現51的全部工能,學習開發FPGA的參考資料。-

    標簽: VHDL 51單片機 內核

    上傳時間: 2013-04-24

    上傳用戶:jkhjkh1982

  • VHDL數字控制系統設計范例

    電子工業出版社, 林明權等編著,本書在簡要介紹VHDL的語法和基本邏輯電路設計技巧的基礎之上,完整地給出了七個數字控制系統設計范例,此文檔節選其中的第4章-電子鐘,以及第5章-紅綠燈交通信號系統。

    標簽: VHDL 數字控制 系統設計 范例

    上傳時間: 2013-06-04

    上傳用戶:kksuyiwen

主站蜘蛛池模板: 河源市| 任丘市| 漳浦县| 四会市| 宣威市| 福贡县| 潜江市| 梁河县| 轮台县| 张家口市| 靖远县| 山丹县| 密云县| 江阴市| 日照市| 利川市| 桦川县| 汉川市| 新密市| 宾川县| 洛隆县| 射阳县| 徐闻县| 黄山市| 罗江县| 云浮市| 永安市| 七台河市| 乐业县| 中江县| 萍乡市| 军事| 德令哈市| 岱山县| 浮梁县| 嫩江县| 潞城市| 新源县| 同仁县| 独山县| 延吉市|