VHDL語言編寫的時(shí)鐘顯示代碼，簡短而又易懂，個(gè)人覺得很不錯(cuò)
標(biāo)簽： VHDL 語言 編寫 時(shí)鐘顯示
上傳時(shí)間： 2013-08-19
上傳用戶：bpgfl
VHDL設(shè)計(jì)的經(jīng)驗(yàn)，高人手記，讓你在編寫VHDL代碼時(shí)避免不應(yīng)用的錯(cuò)誤和修改錯(cuò)誤。
標(biāo)簽： VHDL 經(jīng)驗(yàn) 代碼 編寫
上傳用戶：sammi
用VHDL語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
標(biāo)簽： VHDL FPGA 語言 浮點(diǎn)運(yùn)算
上傳用戶：epson850
VHDL設(shè)計(jì)的ds18b20的測溫程序，歡迎測試請(qǐng)不要直接復(fù)制，可能不好顯示。
標(biāo)簽： VHDL 18b b20 18
上傳時(shí)間： 2013-08-20
上傳用戶：zjwangyichao
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽： VHDL CAN 硬件 程序
上傳用戶：jiiszha
基于CPLD XC95018開發(fā)的一段VHDL代碼，可實(shí)現(xiàn)多個(gè)8051單片機(jī)互相通訊，對(duì)多單片機(jī)系統(tǒng)的設(shè)計(jì)很有參考價(jià)值
標(biāo)簽： 95018 CPLD VHDL XC
上傳用戶：qijian11056
這是一個(gè)使用VHDL語言設(shè)計(jì)的電梯控制程序，里面還有仿真時(shí)序圖。
標(biāo)簽： VHDL 語言 電梯控制 程序
上傳用戶：希醬大魔王
對(duì)CPLD學(xué)習(xí)者有幫助，既講解了硬件的結(jié)構(gòu)，又講述了VHDL語言的應(yīng)用
標(biāo)簽： CPLD VHDL 硬件結(jié)構(gòu) 語言
上傳用戶：leyesome
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對(duì)大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶：sk5201314
用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標(biāo)簽： VHDL 語言 上傳時(shí)間： 2013-08-20
上傳用戶：liuqy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
