NAND Flash Controller & ECC VHDL Code
標(biāo)簽： Controller Flash NAND Code
上傳時(shí)間： 2014-01-18
上傳用戶：sz_hjbf
比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì)》有關(guān)鍵部分的源代碼。
標(biāo)簽： VHDL 比較 全數(shù)字 分
上傳時(shí)間： 2013-12-24
上傳用戶：362279997
這是本人在Max plus2環(huán)境下用VHDL語(yǔ)言編的交通燈控制程序。做EDA課程設(shè)計(jì)的朋友可以下來(lái)參考參考。
標(biāo)簽： plus2 VHDL Max EDA
上傳時(shí)間： 2014-01-19
上傳用戶：003030
介紹vhdl硬件描述語(yǔ)言的特點(diǎn)及設(shè)計(jì)思想，運(yùn)用vhdl硬件描述語(yǔ)言實(shí)現(xiàn)計(jì)算機(jī)原理實(shí)驗(yàn)中RAM存儲(chǔ)器的設(shè)計(jì)方法，重點(diǎn)描述了對(duì)傳統(tǒng)計(jì)算機(jī)組成原理實(shí)驗(yàn)中移植到基于CPLD平臺(tái)的思想
標(biāo)簽： vhdl 硬件描述語(yǔ)言 設(shè)計(jì)思想
上傳時(shí)間： 2015-08-21
上傳用戶：lvzhr
vhdl寫(xiě)的完整i2c代碼,有仿真文件,是清華的人寫(xiě)的,質(zhì)量可靠,請(qǐng)大家交流,qq:398087764
標(biāo)簽： 398087764 vhdl i2c qq
上傳用戶：lxm
vhdl數(shù)字時(shí)鐘設(shè)計(jì) 目的，原理仿真 源程序
標(biāo)簽： vhdl 數(shù)字 時(shí)鐘設(shè)計(jì)
上傳時(shí)間： 2013-12-30
上傳用戶：極客
拿verilog和vhdl編寫(xiě)的串口通信代碼(可綜合)
標(biāo)簽： verilog vhdl 編寫(xiě) 串口通信
上傳時(shí)間： 2015-08-22
上傳用戶：bcjtao
這是用VHDL 語(yǔ)言編寫(xiě)的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 參數(shù)
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
VHDL源代碼.設(shè)計(jì)一個(gè)帶有異步清0功能的十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器時(shí)鐘clk上升沿有效，清零端為clrn,進(jìn)位輸出為co。
標(biāo)簽： VHDL clk 源代碼 十進(jìn)制計(jì)數(shù)器
上傳時(shí)間： 2014-11-21
上傳用戶：xc216
VHDL源代碼.設(shè)計(jì)一個(gè)模為4的計(jì)數(shù)器，并在實(shí)驗(yàn)箱上用七段數(shù)碼管顯示結(jié)果
標(biāo)簽： VHDL 源代碼 模 計(jì)數(shù)器
上傳時(shí)間： 2013-12-25
上傳用戶：zxc23456789
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
