設(shè)計(jì)ip協(xié)議的vhdl實(shí)現(xiàn)，對作通訊硬件的朋友因該有所幫助
標(biāo)簽： vhdl 協(xié)議
上傳時(shí)間： 2015-08-05
上傳用戶：1109003457
若干VHDL語言的源代碼，我覺得應(yīng)該用用僅供參考
標(biāo)簽： VHDL 語言 源代碼
上傳用戶：AbuGe
VHDL的數(shù)字設(shè)計(jì)與綜合的經(jīng)典圖書，與大家共享
標(biāo)簽： VHDL 數(shù)字設(shè)計(jì) 圖書
上傳時(shí)間： 2013-12-25
上傳用戶：cjl42111
SOURCE INSIGHT的VHDL語法插件，SOURCE INSIGHT支持自動完成等功能，是一個(gè)不錯(cuò)的硬件語言編輯分析器
標(biāo)簽： INSIGHT SOURCE VHDL 插件
上傳時(shí)間： 2013-12-09
上傳用戶：xmsmh
3X3矩陣乘法的VHDL程序?qū)崿F(xiàn)！對初學(xué)者有很大的幫助！
標(biāo)簽： VHDL 3X3 矩陣 乘法
上傳時(shí)間： 2013-12-21
上傳用戶：star_in_rain
USB的vhdl代碼，具有很強(qiáng)的指導(dǎo)意義，對FPGA進(jìn)行usb控制很有幫助！
標(biāo)簽： vhdl USB 代碼
上傳時(shí)間： 2013-12-13
上傳用戶：teddysha
一個(gè)用VHDL語言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。
標(biāo)簽： VHDL 語言 編寫 全加器
上傳時(shí)間： 2014-10-29
上傳用戶：ayfeixiao
用VHDL結(jié)構(gòu)描述設(shè)計(jì)一全減器，全減器可由兩個(gè)半減器和一個(gè)或門組成。
標(biāo)簽： VHDL 減
上傳時(shí)間： 2013-12-22
上傳用戶：思琦琦
VHDL編寫的計(jì)數(shù)和顯示程序，對于學(xué)習(xí)VHDL語言的朋友有一定幫助！
標(biāo)簽： VHDL 編寫 顯示程序
上傳時(shí)間： 2015-08-07
上傳用戶：ecooo
8051的VHDL IP核，很不錯(cuò)的東西
標(biāo)簽： 8051 VHDL IP核
上傳時(shí)間： 2014-01-09
上傳用戶：小碼農(nóng)lz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
