電子時(shí)鐘VHDL程序與仿真 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真 6進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
標(biāo)簽： VHDL 仿真 進(jìn)制計(jì)數(shù)器 電子時(shí)鐘
上傳時(shí)間： 2014-08-13
上傳用戶：ztj182002
LED控制VHDL程序與仿真 分別介紹采用FPGA對(duì)LED進(jìn)行靜態(tài)和動(dòng)態(tài)顯示的數(shù)字時(shí)鐘控制程序
標(biāo)簽： LED FPGA VHDL 控制
上傳時(shí)間： 2014-01-03
上傳用戶：lgnf
TLC5510 VHDL控制程序 基于VHDL語(yǔ)言，實(shí)現(xiàn)對(duì)高速A/D器件TLC5510控制
標(biāo)簽： VHDL 5510 TLC 控制
上傳時(shí)間： 2014-01-16
上傳用戶：dbs012280
ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行ASK振幅調(diào)制
標(biāo)簽： VHDL ASK 調(diào)制 程序
上傳時(shí)間： 2013-12-27
上傳用戶：362279997
MASK調(diào)制VHDL程序與仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行MASK調(diào)制
標(biāo)簽： VHDL MASK 調(diào)制 程序
上傳時(shí)間： 2015-06-08
上傳用戶：一諾88
CPSK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行調(diào)制
標(biāo)簽： VHDL CPSK 調(diào)制 程序
上傳時(shí)間： 2013-12-17
上傳用戶：zycidjl
用VHDL編寫的由FPGA控制SDRAM的存儲(chǔ)控制程序
標(biāo)簽： SDRAM VHDL FPGA 編寫
上傳時(shí)間： 2013-12-14
上傳用戶：waizhang
這是VHDL數(shù)字系統(tǒng)設(shè)計(jì)的試驗(yàn)指導(dǎo)書，里面有許多好的例子。
標(biāo)簽： VHDL 數(shù)字系統(tǒng)設(shè)計(jì) 指導(dǎo)書
上傳時(shí)間： 2015-06-09
上傳用戶：wab1981
基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
標(biāo)簽： FPGA VHDL 代碼 直接數(shù)字合成器
上傳用戶：huql11633
16位1024點(diǎn)FFT的VHDL語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： 1024 VHDL FFT 語(yǔ)言
上傳時(shí)間： 2013-11-29
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
