vhdl語(yǔ)言實(shí)現(xiàn)的頻率發(fā)生器，可以產(chǎn)生不同的頻率
標(biāo)簽： vhdl 語(yǔ)言 發(fā)生器 頻率
上傳時(shí)間： 2013-12-24
上傳用戶：txfyddz
Leon2 CPU VHDL Source Code 歐洲航天局資助開發(fā)的LEON CPU,源碼遵循GPL
標(biāo)簽： CPU Source Leon2 Code
上傳時(shí)間： 2015-04-14
上傳用戶：rocketrevenge
用msp430實(shí)現(xiàn)數(shù)字,語(yǔ)音錄音的功能,免去 錄音帶的源碼.
標(biāo)簽： msp 430
上傳時(shí)間： 2013-12-16
上傳用戶：wangyi39
可配置CRC參考設(shè)計(jì) xilinx提供的VHDL
標(biāo)簽： xilinx VHDL CRC 可配置
上傳用戶：wmwai1314
I2C總線控制器 altera提供的VHDL的源程序代碼
標(biāo)簽： altera VHDL I2C 總線控制器
上傳用戶：lunshaomo
曼徹斯特編解碼 Xilinx提供的VHDL的源代碼
標(biāo)簽： Xilinx VHDL 曼徹斯特 編解碼
上傳時(shí)間： 2013-12-18
上傳用戶：asasasas
國(guó)外的VHDL應(yīng)用例子，大家可一好好參考一下！
標(biāo)簽： VHDL
上傳用戶：zxc23456789
8位大小比較器的VHDL源代碼，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
標(biāo)簽： VHDL 8位 比較器 源代碼
上傳時(shí)間： 2015-04-15
上傳用戶：guanliya
三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語(yǔ)句
標(biāo)簽： select VHDL else when
上傳用戶：lingzhichao
vhdl集成電路設(shè)計(jì)軟件.需要用gcc-4.0.2版本編譯.
標(biāo)簽： vhdl gcc 集成電路 設(shè)計(jì)軟件
上傳用戶：sk5201314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
