用VHDl設計UART的文章，使用QuartusII平臺
標簽： VHDl UART
上傳時間： 2013-08-24
上傳用戶：sc965382896
vc++與vhdl代碼,cpld接受pc串口指令,輸出pwm信號控制伺服電機.雙通道,各128級.使用了擴展ascii碼
標簽： vhdl vc 代碼
上傳時間： 2013-08-26
上傳用戶：851197153
深圳優龍公司PXA270的cpld的vhdl邏輯代碼，
標簽： cpld vhdl PXA 270
上傳用戶：松毓336
本文詳細分析了COOLRUNNER系列CPLD的結構,特點及功能,使用VHDL語言實現數字邏輯,實現了水下沖擊波記錄儀電路的數字電路部分.
標簽： COOLRUNNER CPLD
上傳用戶：亞亞娟娟123
多個Verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
標簽： Verilog vhdl 程序
上傳用戶：athjac
altera fpga 基于vhdl,實現vga的同步block.
標簽： altera block fpga vhdl
上傳用戶：hn891122
FPGA輸出數據的時頻域分析GUI界面，\r\n可觀察信號的時域頻域波形，星座圖眼圖等特性
標簽： FPGA GUI 輸出數據 頻域分析
上傳時間： 2013-08-27
上傳用戶：ommshaggar
基于VHDL語言 智力搶答器的設計 本人的課程設計
標簽： VHDL 語言 搶答器
上傳用戶：CHINA526
用vhdl實現的除法器
標簽： vhdl 除法器
上傳時間： 2013-08-28
上傳用戶：wd450412225
fpga的靜態分析，很不錯，只是我自己也沒有弄的十分明白
標簽： fpga 分
上傳用戶：zhangyi99104144
蟲蟲下載站版權所有 京ICP備2021023401號-1
