華為FPGA設(shè)計規(guī)范 VERILOG約束 編程規(guī)范時序分析等全套資料:FPGA技巧Xilinx.pdfHuaWei Verilog 約束.rarSynplify工具使用指南(華為文檔)[1].rar.rarVerilog HDL 華為入門教程.rarVerilog典型電路設(shè)計 華為.rar一種將異步時鐘域轉(zhuǎn)換成同步時鐘域的方法.pdf華為coding style.rar華為FPGA設(shè)計流程指南.doc華為FPGA設(shè)計規(guī)范.rar華為VHDL設(shè)計風(fēng)格和實現(xiàn).rar華為專利：一種快速無毛刺的時鐘倒換方法.rar華為專利：華為小數(shù)分頻.rar華為以太網(wǎng)時鐘同步技術(shù)_時鐘透傳技術(shù)白皮書.rar華為硬件工程師手冊目前最全版本.rar華為面經(jīng).doc華為面經(jīng).rar靜態(tài)時序分析與邏輯...pdf
上傳時間： 2021-11-05
上傳用戶：qdxqdxqdxqdx
VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標(biāo)選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測試第20例 保護(hù)保留字第21例 進(jìn)程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數(shù)第25例 信號驅(qū)動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護(hù)及屬性EVENT,第28例 形式參數(shù)屬性的測試第29例 進(jìn)程和并發(fā)語句第30例 信號發(fā)送與接收第31例 中斷處理優(yōu)先機制建模第32例 過程限定第33例 整數(shù)比較器及其測試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存／計數(shù)器第45例 順序過程調(diào)用第46例 VHDL中g(shù)eneric缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動優(yōu)先第52例 多倍（次）分頻器第53例 三位計數(shù)器與測試平臺第54例 分秒計數(shù)顯示器的行為描述6第55例 地址計數(shù)器第56例 指令預(yù)讀計數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結(jié)構(gòu)描述第59例 2－4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應(yīng)用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲器第76例 電機轉(zhuǎn)速控制器第77例 神經(jīng)元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數(shù)器／寄存器第85例ccAm2910四位微程序控制器的指令計數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數(shù)器第89例 四位超前進(jìn)位加法器第90例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（1）——協(xié)同處理器第91例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（2）——序列存儲器第92例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（3）——字符串存儲器第93例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
1引言隨著CCD技術(shù)的飛速發(fā)展，傳統(tǒng)的時序發(fā)生器實現(xiàn)方法如單片機D口驅(qū)動法，EPROM動法，直接數(shù)字驅(qū)動法等，存在著調(diào)試?yán)щy、靈活性較差、驅(qū)動時鐘頻率低等缺點，已不能很好地滿足CCD應(yīng)用向高速化，小型化，智能化發(fā)展的需要。而可編程邏輯器件CPLD具有了集成度高、速度快、可靠性好及硬件電路易于編程實現(xiàn)等特點，可滿足這些需要，而且其與VHDL語言的結(jié)合可以更好地解決上述問題，非常適合CCD驅(qū)動電路的設(shè)計。再加上可編程邏輯器件可以通過軟件編程對其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷，本文以東芝公司TCD1702C為例，闡述了利用CPLD技術(shù)，在分析其驅(qū)動時序關(guān)系的基礎(chǔ)上，使用VHDL語言實現(xiàn)了CCD驅(qū)動的原理和方法。2線陣的工作原理及驅(qū)動時序分析TCD1702C為THOSHBA公司生產(chǎn)的一種有效像元數(shù)為7500的雙溝道二相線陣CCD，其像敏單元尺寸為7um×7um×7um長寬高。中心距亦為7um.最佳工作頻率IMHzTCD1702C的原理結(jié)構(gòu)如圖1所示。它包括：由存儲電極光敏區(qū)和電荷轉(zhuǎn)移電極轉(zhuǎn)移柵組成的攝像機構(gòu)，兩個CCD移位寄存器，輸出機構(gòu)和補償機構(gòu)四個部分，如圖1所示，
標(biāo)簽： cpld vhdl ccd 驅(qū)動電路
上傳時間： 2022-06-23
上傳用戶：
信號與系統(tǒng)分析及MATLAB實現(xiàn) 超清書簽版
標(biāo)簽： MATLAB 信號與 系統(tǒng)分析
上傳時間： 2013-05-15
上傳用戶：eeworm
電路分析基礎(chǔ)課件 PPT版
標(biāo)簽： 電路分析基礎(chǔ)
上傳時間： 2013-04-15
上傳用戶：eeworm
交大電氣-信號與系統(tǒng)分析課件 PPT版
標(biāo)簽： 電氣 信號與 系統(tǒng)分析
上傳時間： 2013-06-12
上傳用戶：eeworm
機構(gòu)和機械手分析
上傳時間： 2013-04-15
上傳用戶：eeworm
液壓系統(tǒng)的模擬機分析
標(biāo)簽： 液壓系統(tǒng) 模擬機 分
上傳時間： 2013-06-12
上傳用戶：eeworm
機械系統(tǒng)動態(tài)分析理論與應(yīng)用
標(biāo)簽： 機械系統(tǒng) 動態(tài)分析
上傳時間： 2013-07-22
上傳用戶：eeworm
VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計
標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計
上傳時間： 2013-05-19
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
