亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

VERILOG-HDL

verilog HDL 編寫的PWM

標簽：

上傳時間：

上傳用戶：
王金明的Verilog HDL程序集合

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器　　9.1.1 由系統功能描述時序關系　　9.1.2 流程圖的設計　　9.1.3 系統功能描述　　

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器　　9.2.1 LCD顯示單元的工作原理　　9.2.2 顯示邏輯設計的思路與流程　　9.

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.3 脈沖計數與顯示　　9.3.1 脈沖計數器的工作原理　　9.3.2 計數模塊的設計與實現　　9.3.3 parameter的使用

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示　　9.4.1 脈沖頻率的測量原理　　9.4.2 頻率計的工作原理　　9.4.3 頻率測量模塊的設計與實現

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示　　9.5.1 脈沖周期的測量原理　　9.5.2 周期計的工作原理　　9.5.3 周期測量模塊的設計與實現

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理　　9.6.2 高低電平持續時間測量模

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.7 步進電機的控制　　9.7.1 步進電機驅動的邏輯符號　　9.7.2 步進電機驅動的時序圖　　9.7.3 步進電機驅動的邏輯框圖

標簽：

上傳時間：

上傳用戶：
基于VERILOG-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現　　9.8.2 單個靜止漢字顯示的硬件實現　　9

標簽：

上傳時間：

上傳用戶：

«
3
4
5
6
7
8
9
10
11
12
»

主站蜘蛛池模板：南昌市| 东兰县| 台州市| 石阡县| 攀枝花市| 隆子县| 潼关县| 秦皇岛市| 岳池县| 石渠县| 云梦县| 张家川| 鄂托克前旗| 玉树县| 岳阳市| 乌拉特中旗| 内丘县| 洪泽县| 宣汉县| 柳江县| 玉田县| 竹山县| 玛纳斯县| 镇赉县| 宿迁市| 勃利县| 益阳市| 水富县| 恩平市| 临沧市| 通山县| 格尔木市| 新安县| 咸丰县| 阿克苏市| 武义县| 罗山县| 台安县| 安义县| 始兴县| 盐城市|