《Verilog HDL 程序設計教程》8
標簽： Verilog HDL 程序設計 教程
上傳時間： 2013-12-24
上傳用戶：569342831
《Verilog HDL 程序設計教程》9
上傳時間： 2013-12-25
上傳用戶：a3318966
vhdl to verilog語言的編程設計，很有參考價值。
標簽： verilog vhdl to 語言
上傳時間： 2015-11-13
上傳用戶：2467478207
用VHDL和verilog實現的四人搶答器
標簽： verilog VHDL 搶答器
上傳時間： 2015-11-15
上傳用戶：redmoons
用verilog實現了一個數字秒表的設計
標簽： verilog 數字秒表
上傳用戶：小眼睛LSL
一個可以綜合的Verilog 寫的FIFO存儲器 內附文檔說明
標簽： Verilog FIFO 存儲器 文檔
上傳用戶：Avoid98
8051的verilog實現，內附testbench,c語言調試程序
標簽： verilog 8051
上傳時間： 2014-01-02
上傳用戶：王楚楚
FIFO的verilog實現，內附testbench和文檔說明
標簽： verilog FIFO
上傳用戶：it男一枚
該工程是基于verilog hdl 語言編寫的幀傳輸協議HDLC幀的發送端代碼，會用QUATUSII的人都應該知道如何使用，希望能給你帶來幫助
標簽： verilog HDLC hdl 幀
上傳時間： 2014-11-22
上傳用戶：3到15
uart串行口,用Verilog編寫的.供大家參考
標簽： Verilog uart 串行口 編寫
上傳時間： 2013-12-15
上傳用戶：417313137
蟲蟲下載站版權所有 京ICP備2021023401號-1
