<option id="6iu64"></option>
在多片單片機(jī)夠成的多機(jī)通信系統(tǒng)中，主從式多機(jī)通信是多機(jī)通信中比較簡單的通信方式。由于條件限制，本設(shè)計(jì)采用STC系列單片機(jī)開發(fā)板進(jìn)行開發(fā)設(shè)計(jì)。硬件部分主要3塊單片機(jī)開發(fā)板通過數(shù)據(jù)線連接而成。單片機(jī)板主要用到了，鍵盤、4位的LED顯示器、MAX232芯片及數(shù)據(jù)線接口。3塊單片機(jī)板，一塊主機(jī)，另兩塊做從機(jī)。數(shù)據(jù)線是主機(jī)的TXD、RXD分別接從機(jī)的RXD、TXD
標(biāo)簽： 單片機(jī) 多機(jī)通信
上傳時(shí)間： 2016-03-09
上傳用戶：gououo
用INI的方式實(shí)現(xiàn)VC程序的多語言化，直接調(diào)用其中的Language.cpp/Language.h，再修改部分代碼就可以使用了
標(biāo)簽： INI 方式 多語言 程序
上傳時(shí)間： 2016-03-10
上傳用戶：zhichenglu
針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動程序采用DriverWorks 和Windows 驅(qū)動開發(fā)包DDK 進(jìn)行開發(fā), 具有很好的通用性和可移植性。
標(biāo)簽： Verilog 9054 CPCI CPLD
上傳時(shí)間： 2013-12-24
上傳用戶：tedo811
基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時(shí)循環(huán)為計(jì)時(shí)基準(zhǔn)。 2. 具有調(diào)節(jié)小時(shí)、分鐘的功能。 3．具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)數(shù)碼管顯示閃爍提示。
標(biāo)簽： Verilog FPGA 2007 06
上傳用戶：cc1915
一套很早的多用戶電子商務(wù)程序，大家可以借鑒里面的一些東西
標(biāo)簽： 多用 電子商務(wù) 程序
上傳時(shí)間： 2016-03-11
上傳用戶：sclyutian
jbuilder開發(fā)的多用戶通訊系統(tǒng)。jbuilder開發(fā)的多用戶通訊系統(tǒng)
標(biāo)簽： jbuilder 多用 通訊系統(tǒng)
上傳時(shí)間： 2014-01-10
上傳用戶：PresidentHuang
\char3\3-2\ 多線程應(yīng)用 提供了本書第3章的多線程應(yīng)用實(shí)例的源程序；
標(biāo)簽： char 多線程 33 應(yīng)用實(shí)例
上傳時(shí)間： 2016-03-13
上傳用戶：xg262122
利用8253的0#通道來定時(shí)中斷（IRQ0），循環(huán)顯示“0”－“9”十個數(shù)
標(biāo)簽： 8253 IRQ0 定時(shí)中斷
上傳用戶：LouieWu
1、能夠方便的管理多個頁面不同類型的多個投票； 2、投票類型豐富，能夠創(chuàng)建多選或單選的普通投票、圖片投票、調(diào)查問卷、多類型混合等多種類型的投票；
標(biāo)簽： 頁
上傳時(shí)間： 2014-01-26
上傳用戶：wangyi39
描述了一個8 通道壓頻轉(zhuǎn)換( ) 數(shù)據(jù)采集器的硬件設(shè)計(jì)和實(shí)現(xiàn)過程. 該數(shù)據(jù)采集 V FC 程序 原理
標(biāo)簽： FC 壓頻轉(zhuǎn)換 數(shù)據(jù)采集器 數(shù)據(jù)采集
上傳時(shí)間： 2013-12-30
上傳用戶：yxgi5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
