亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Top-down

自頂向下(Top-down)的分析算法通過在最左推導(dǎo)中描述出各個(gè)步驟來分析記號(hào)串輸入。將大型的數(shù)字電路設(shè)計(jì)分割成大小不一的小模塊來實(shí)現(xiàn)特定的功能,最后通過由頂層模塊調(diào)用子模塊來實(shí)現(xiàn)整體功能,這就是Top-down的設(shè)計(jì)思想。
  • 數(shù)字集成電路設(shè)計(jì)Digital Integrated Circuit Design

      This unique guide to designing digital VLSI circuits takes a Top-down approach, reflecting the natureof the design process in industry. Starting with architecture design, the book explains the why andhow of digital design, using the physics that designers need to know, and no more.Covering system and component aspects, design verification, VHDL modelling, clocking, signalintegrity, layout, electricaloverstress, field-programmable logic, economic issues, and more, thescope of the book is singularly comprehensive.

    標(biāo)簽: Integrated Digital Circuit Design

    上傳時(shí)間: 2013-11-04

    上傳用戶:life840315

  • 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘

    本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn),并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后,可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞:Verilog HDL;硬件描述語言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL Top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA

    標(biāo)簽: Verilog HDL 多功能 數(shù)字

    上傳時(shí)間: 2013-11-10

    上傳用戶:hz07104032

  • 本文研究了SMBus 規(guī)范

    本文研究了SMBus 規(guī)范,介紹了典型的基于片上系統(tǒng)(SoC)設(shè)計(jì)的知識(shí)產(chǎn)權(quán)核(IP)實(shí)現(xiàn),采用自頂向下 (Top-down)的集成電路設(shè)計(jì)方法完成了設(shè)計(jì),并架構(gòu)了基于總線功能模型(BFM)的驗(yàn)證平臺(tái) 完成功能仿真,順利完成了邏輯綜合和時(shí)序仿真。FPGA 驗(yàn)證和投片后測試均表明設(shè)計(jì)具有 良好的性能。

    標(biāo)簽: SMBus

    上傳時(shí)間: 2013-11-28

    上傳用戶:xuanchangri

  • 斯坦福大學(xué)的Java課上的作業(yè)

    斯坦福大學(xué)的Java課上的作業(yè),難度不高,但所需程序都必須是Top down design。

    標(biāo)簽: Java 斯坦福 大學(xué)

    上傳時(shí)間: 2017-06-17

    上傳用戶:wfl_yy

  • form top to down descript the linux kernel

    form top to down descript the linux kernel

    標(biāo)簽: descript kernel linux form

    上傳時(shí)間: 2013-12-21

    上傳用戶:aa54

  • TOP系列電源設(shè)計(jì)軟件包 二套

    TOP系列電源設(shè)計(jì)軟件包 二套

    標(biāo)簽: TOP 電源設(shè)計(jì) 軟件包

    上傳時(shí)間: 2013-06-10

    上傳用戶:eeworm

  • Top switch ic

    Top switch ic

    標(biāo)簽: switch Top ic

    上傳時(shí)間: 2013-06-06

    上傳用戶:eeworm

  • TOP系列電源設(shè)計(jì)軟件包-二套-54.1M.zip

    專輯類-開關(guān)電源相關(guān)專輯-119冊-749M TOP系列電源設(shè)計(jì)軟件包-二套-54.1M.zip

    標(biāo)簽: 54.1 TOP zip 電源設(shè)計(jì)

    上傳時(shí)間: 2013-04-24

    上傳用戶:ABCD_ABCD

  • Top-switch-ic-58頁-1.2M.pdf

    專輯類-開關(guān)電源相關(guān)專輯-119冊-749M Top-switch-ic-58頁-1.2M.pdf

    標(biāo)簽: Top-switch-ic 1.2 58

    上傳時(shí)間: 2013-07-10

    上傳用戶:jingfeng0192

  • 2A 0.25V Feedback Voltage Step Down Switching Regulators for LED Driver

    AX2002/A consists of step-down switching regulator with PWM control. Thesedevise include a refer

    標(biāo)簽: Regulators Switching Feedback Voltage

    上傳時(shí)間: 2013-05-31

    上傳用戶:hfmm633

主站蜘蛛池模板: 高密市| 新竹市| 开江县| 通州市| 新田县| 张家口市| 新民市| 荥经县| 衡东县| 东港市| 岑溪市| 宣武区| 东丽区| 河北省| 东莞市| 洞口县| 腾冲县| 油尖旺区| 安达市| 牡丹江市| 阳东县| 宜城市| 嘉荫县| 富宁县| 永吉县| 清苑县| 南康市| 松桃| 长治县| 安远县| 南昌市| 沈丘县| 南宁市| 阳朔县| 岚皋县| 天水市| 澄江县| 滦南县| 东乌珠穆沁旗| 象州县| 舒城县|