C8051F340/1/2/3/4/5/6/7 devices are fully integrated mixed-signal System-on-a-chip MCUs. Highlighted features are listed below. Refer to Table 1.1 for specific product feature selection
標(biāo)簽： System-on-a-chip mixed-signal Highlighted integrated
上傳時(shí)間： 2014-01-01
上傳用戶：牧羊人8920
BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO module
標(biāo)簽： compatible 300 Spartan2e BurchED
上傳時(shí)間： 2015-07-07
上傳用戶：star_in_rain
M-System DOC(Disk on a chip) Flash芯片的映像讀寫工具, 目前驅(qū)動(dòng)程序的版本為5.1.4.
標(biāo)簽： M-System Flash Disk chip
上傳時(shí)間： 2013-12-20
上傳用戶：獨(dú)孤求源
M-System DOC(Disk on a Chip) Flash芯片的診斷工具, 可以從Flash芯片中獲取特定的數(shù)據(jù)信息, 用于判斷芯片當(dāng)前的狀態(tài).
標(biāo)簽： Flash M-System Chip Disk
上傳時(shí)間： 2014-08-23
上傳用戶：zwei41
M-System DOC(Disk on a Chip) Flash芯片映像讀寫工具, 可以進(jìn)行二片F(xiàn)lash芯片的內(nèi)容互相拷貝, 提高燒錄程序的效率.
標(biāo)簽： Flash M-System Chip Disk
上傳時(shí)間： 2017-03-04
上傳用戶：頂?shù)弥?/p>
We intend to develop a wifi enabled p2p file sharing system on a linux platform using jxta and java. The purpose is to build a system that can be ported to an embedded device at a later stage and be used for p2p file sharing using the 802.11b standard. 我們旨在Linux平臺(tái)上使用jxta 和java來開發(fā)一個(gè)支持wifi的p2p文件共享系統(tǒng)。其目的是建造一個(gè)以后可以移植到嵌入式設(shè)備的系統(tǒng)，使用802.11b標(biāo)準(zhǔn)進(jìn)行p2p文件共享。 來源: http://sourceforge.net/projects/linux-p2p-wifi/
標(biāo)簽： platform develop enabled sharing
上傳時(shí)間： 2015-01-20
上傳用戶：Shaikh
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測(cè)試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測(cè)試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測(cè)試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測(cè)試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測(cè)試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測(cè)試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國(guó)產(chǎn)某型DSP芯片的驗(yàn)證與測(cè)試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測(cè)性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測(cè)試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究?jī)r(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器（或片外存儲(chǔ)器接口）集成在單一芯片上。SoC產(chǎn)品不斷朝著體積小、功能強(qiáng)的方向發(fā)展，芯片內(nèi)部整合越來越多的功能。ARM架構(gòu)作為嵌入式系統(tǒng)流行的應(yīng)用，其應(yīng)用的擴(kuò)展面臨軟件擴(kuò)充的問題，而X86平臺(tái)上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺(tái)，則可以在一定程度上解決軟件擴(kuò)充的問題。 本論文針對(duì)X86指令在ARM中兼容的應(yīng)用，以智能手機(jī)的應(yīng)用為例，提出了基于ARM嵌入式平臺(tái)，使用X86指令到ARM指令的二進(jìn)制翻譯模塊，達(dá)到對(duì)X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標(biāo)準(zhǔn)。對(duì)Multi-layer總線結(jié)構(gòu)進(jìn)行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結(jié)構(gòu)，從Bus Matrix模塊的內(nèi)部矩陣結(jié)構(gòu)和系統(tǒng)架構(gòu)兩方面針對(duì)系統(tǒng)的特點(diǎn)作出優(yōu)化。 最后介紹了論文采用的事物級(jí)模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結(jié)果的比較，驗(yàn)證了利用二進(jìn)制翻譯模塊實(shí)現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構(gòu)較適合于X86翻譯系統(tǒng)的應(yīng)用。
上傳時(shí)間： 2013-06-28
上傳用戶：釣鰲牧馬
隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。 在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語(yǔ)言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語(yǔ)言代碼形式存在可與任何綜合庫(kù)、工藝庫(kù)以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時(shí)間： 2013-04-24
上傳用戶：jlyaccounts
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and System-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high pin counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
上傳時(shí)間： 2013-10-22
上傳用戶：ztj182002
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
