本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。
標簽： Verilog FPGA HDL 語言
上傳時間： 2013-09-01
上傳用戶：1417818867
采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
標簽： Verilog FPGA 語言 控制
上傳用戶：喵米米米
pc104接口的verilog代碼，僅供參考
標簽： verilog 104 pc 接口
上傳時間： 2013-09-03
上傳用戶：chukeey
結合XILINXCPLD所做的模擬RS232通信verilog源程序
標簽： XILINXCPLD verilog 232 RS
上傳用戶：gps6888
Building a RISC System in an FPGA
標簽： Building System RISC FPGA
上傳時間： 2013-09-04
上傳用戶：朗朗乾坤
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經采用.
標簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
i2c code for the verilog
標簽： verilog code i2c for
上傳用戶：DXM35
Cadence guide for verilog
標簽： Cadence verilog guide for
上傳用戶：123454
以verilog HDL 語言編寫的一首歌曲，可供初學者借鑒
標簽： verilog HDL 語言 編寫
上傳時間： 2013-09-05
上傳用戶：wyiman
本設計的基本要求是以復雜可編程邏輯器件CPLD為基礎，通過在EDA系統軟件ispDesignExpert System 環境下進行數字系統設計，熟練掌握該環境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統基本上比較全面的模擬了計數式數字頻率計，廣泛應用于工業、民用等各個領域，具有一定的開發價值。
標簽： ispDesignExpert System EDA 系統軟件
上傳用戶：文993
蟲蟲下載站版權所有 京ICP備2021023401號-1
