solidworks 2007 二次開發(fā)
標(biāo)簽： solidworks 2007 二次開發(fā)
上傳時間： 2017-01-29
上傳用戶：baitouyu
本文檔是關(guān)于用VB對SolidWorks進(jìn)行二次開發(fā)的方法教程
標(biāo)簽： SolidWorks 二次開發(fā)
上傳時間： 2018-03-13
上傳用戶：Trouble12138
「到Petzold的書中找找」仍然是解決Windows程式開發(fā)各種疑難雜癥時的靈丹妙藥。在第五版的《Windows程式開發(fā)設(shè)計指南》中，作者身違背受敬重的Windows Pioneer Award（Windows開路先鋒獎）得主，依據(jù)最新版本W(wǎng)indows作業(yè)系統(tǒng)，以可靠的取材資料校定這一本經(jīng)典之作一再一次深入探索了Win32程式設(shè)計介面的根本重心。
上傳時間： 2014-01-08
上傳用戶：cx111111
怎樣看電氣二次回路圖
上傳時間： 2013-06-05
上傳用戶：eeworm
最新低壓開關(guān)柜二次線路設(shè)計安裝準(zhǔn)實務(wù)全書
標(biāo)簽： 低壓開關(guān)柜 線路 設(shè)計安裝
上傳時間： 2013-06-04
上傳用戶：eeworm
怎樣看電氣二次回路圖
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-機(jī)床電器-自控相關(guān)專輯-56冊-498M 怎樣看電氣二次回路圖-235頁-15.4M.pdf
上傳時間： 2013-06-25
上傳用戶：sevenbestfei
專輯類-機(jī)床電器-自控相關(guān)專輯-56冊-498M 最新低壓開關(guān)柜二次線路設(shè)計安裝準(zhǔn)實務(wù)全書-1410頁-21.4M.pdf
標(biāo)簽： 1410 21.4 低壓開關(guān)柜
上傳時間： 2013-07-18
上傳用戶：水瓶kmoon5
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號處理領(lǐng)域的研究熱點.傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計,處理速度快,能實時處理多個應(yīng)答信號,以及進(jìn)行置信度分析和生成報表.此項目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當(dāng)前飛機(jī)相對本地接收天線的方位和距離、與DSP實時交換數(shù)據(jù)、上傳報表等功能.論文詳細(xì)分析了接收機(jī)信號處理算法在FPGA中的硬件實現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實現(xiàn)及其時序仿真結(jié)果.
標(biāo)簽： FPGA 機(jī)載 二次雷達(dá) 硬件系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計算所接收的每一個脈沖的到達(dá)方向,得到真實脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
標(biāo)簽： FPGA DSP 二次雷達(dá) 處理器
上傳時間： 2013-04-24
上傳用戶：gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
