MDIO Verilog RTL代碼，SOC可以通過(guò)MDIO接口來(lái)訪(fǎng)問(wèn)外部PHY等慢速外設(shè)
上傳時(shí)間： 2022-06-26
上傳用戶(hù)：
珠海智融SW6208/06全協(xié)議快充22.5W移動(dòng)電源SOC
標(biāo)簽： 快速充電 移動(dòng)電源
上傳時(shí)間： 2022-07-04
上傳用戶(hù)：
基于自適應(yīng)卡爾曼濾波的鋰離子電池SOC估計(jì)
上傳時(shí)間： 2022-07-06
上傳用戶(hù)：slq1234567890
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系
標(biāo)簽： arm dsp fpga cpld sopc soc
上傳時(shí)間： 2022-07-08
上傳用戶(hù)：
BMS系統(tǒng)均衡及SOC簡(jiǎn)介
上傳時(shí)間： 2022-07-09
上傳用戶(hù)：kent
本文將會(huì)描述一個(gè)基于S0C和AD9361的一個(gè)較完整的軟件無(wú)線(xiàn)電收發(fā)系統(tǒng)，論文講述的系統(tǒng)最主要的由兩個(gè)部分組成：集成了ARM和FPGA的片上系統(tǒng)（SOC）以及將射頻前端集成到一起的射頻捷變收發(fā)器AD9361芯片，這兩部分是該系統(tǒng)的核心部分。論文完成了對(duì)系統(tǒng)的理論研究、設(shè)計(jì)搭建和應(yīng)用的驗(yàn)證，主要內(nèi)容為：第一、分析研究了軟件無(wú)線(xiàn)電技術(shù)的發(fā)展和現(xiàn)狀，討論了這一綜合技術(shù)所用到的重要技術(shù)，并結(jié)合本系統(tǒng)對(duì)設(shè)計(jì)一個(gè)完整的軟件無(wú)線(xiàn)電系統(tǒng)做了分析和總結(jié)。第二、將本文主要講述的軟件無(wú)線(xiàn)電系統(tǒng)按照SOC和AD9361兩個(gè)部分，分別做了詳細(xì)的講解。完成了整個(gè)系統(tǒng)的搭建，包括硬件、軟件和操作系統(tǒng)的搭建，并將每一步做了詳細(xì)的介紹。第三、將搭建好的系統(tǒng)進(jìn)行了實(shí)踐操作，驗(yàn)證了系統(tǒng)對(duì)無(wú)線(xiàn)信號(hào)的接收和發(fā)射等基本功能。用數(shù)學(xué)工具M(jìn)ATLAB對(duì)波形和濾波器做了設(shè)計(jì)，并通過(guò)信號(hào)的波形驗(yàn)證了設(shè)計(jì)的正確性。最后根據(jù)一個(gè)設(shè)計(jì)要求將系統(tǒng)創(chuàng)新性的用在了調(diào)頻廣播信號(hào)處理上，并依照設(shè)計(jì)要求場(chǎng)合對(duì)完成的系統(tǒng)進(jìn)行了功能的驗(yàn)證，解決了調(diào)頻廣播信號(hào)的隧道內(nèi)覆蓋的問(wèn)題。
標(biāo)簽： soc ad9361 軟件無(wú)線(xiàn)電 射頻收發(fā)機(jī)
上傳時(shí)間： 2022-07-11
上傳用戶(hù)：
函數(shù)發(fā)生器又名任意波形發(fā)生器，是一種常用的信號(hào)源，廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航等現(xiàn)代電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（DDS）。DDS是開(kāi)環(huán)系統(tǒng)，無(wú)反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一，其輸出信號(hào)具有相對(duì)較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續(xù)等優(yōu)點(diǎn)。本文的主要工作是采用SOPC結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS智能函數(shù)發(fā)生器的研制。 本文介紹了虛擬儀器技術(shù)的基本理論，簡(jiǎn)要闡述了儀器驅(qū)動(dòng)程序、VISA等相關(guān)技術(shù)。對(duì)SOPC技術(shù)進(jìn)行了深入的研究：SOPC技術(shù)是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)，它作為SOC和CPLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù)，結(jié)合了兩者的優(yōu)點(diǎn)，集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲(chǔ)器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設(shè)計(jì)周期短，設(shè)計(jì)成本低，非常適合本設(shè)計(jì)的應(yīng)用。本文還對(duì)基于DDS原理的設(shè)計(jì)方案進(jìn)行了分析，介紹了DDS的基本理論以及數(shù)學(xué)綜合，在研究DDS原理的基礎(chǔ)上，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)函數(shù)發(fā)生器的硬件集成。 本文就函數(shù)發(fā)生器的設(shè)計(jì)制定了整體方案，對(duì)軟硬件設(shè)計(jì)原理及實(shí)現(xiàn)方法進(jìn)行了具體的介紹，包括整個(gè)系統(tǒng)的硬件電路，SOPC片上系統(tǒng)和PC端軟件的設(shè)計(jì)。在設(shè)計(jì)中，LabVIEW波形編輯軟件和函數(shù)發(fā)生器二者采用異步串口進(jìn)行通信。利用LabVIEW的強(qiáng)大功能，把波形的編輯，系統(tǒng)的設(shè)置放到計(jì)算機(jī)上完 成，具有人機(jī)界面友好、系統(tǒng)升級(jí)方便、節(jié)約硬件成本等諸多優(yōu)勢(shì)。同時(shí)充分利用了FPGA內(nèi)部大量的邏輯資源，將DDS模塊和微處理器模塊集成到一個(gè)單片F(xiàn)PGA上，改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)思路。通過(guò)對(duì)系統(tǒng)仿真和實(shí)際測(cè)試，結(jié)果表明該智能型函數(shù)發(fā)生器不僅能產(chǎn)生理想的輸出信號(hào)，還具有集成度高、穩(wěn)定性好和擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。關(guān)鍵詞：智能型函數(shù)發(fā)生器，虛擬儀器，可編程片上系統(tǒng)，直接數(shù)字合成技術(shù)，NiosⅡ處理器。
上傳時(shí)間： 2013-07-09
上傳用戶(hù)：zw380105939
隨著社會(huì)的發(fā)展以及能源、環(huán)保等問(wèn)題的日益突出，純電動(dòng)汽車(chē)以其零排放，噪聲低等優(yōu)點(diǎn)越來(lái)越受到世界各國(guó)的重視，被稱(chēng)作綠色環(huán)保車(chē)。作為發(fā)展電動(dòng)車(chē)的關(guān)鍵技術(shù)之一的電池管理系統(tǒng)(BMS)，是電動(dòng)車(chē)產(chǎn)業(yè)化的關(guān)鍵。本課題配合“基于開(kāi)關(guān)磁阻電機(jī)的電動(dòng)汽車(chē)的研制”，研制適用于純電動(dòng)汽車(chē)的電池管理系統(tǒng)。 電池管理系統(tǒng)直接檢測(cè)及管理電動(dòng)汽車(chē)的儲(chǔ)能電池運(yùn)行的全過(guò)程，包括電池基本信息測(cè)量、電量估計(jì)、單體電池間的均衡、電池故障診斷幾個(gè)方面。 本論文主要工作是研制適用于純電動(dòng)汽車(chē)的蓄電池管理系統(tǒng)。研究鉛酸蓄電池二階模型的建立與剩余容量的卡爾曼濾波估算方法。分析鉛酸蓄電池的基本工作原理和影響蓄電池組剩余容量SOC(state of charge)的主要因素。 介紹了基于DSP2407的蓄電池組控制器的硬件平臺(tái)，完成DSP小系統(tǒng)、電池?cái)?shù)據(jù)采集電路、信號(hào)調(diào)理電路、CAN總線(xiàn)相關(guān)電路等硬件電路設(shè)計(jì)、調(diào)試、完善。獨(dú)立完成系統(tǒng)所有軟件設(shè)計(jì)，包括：主程序設(shè)計(jì)，電池基本信息檢測(cè)子程序設(shè)計(jì)，電池剩余電量卡爾曼濾波估算程序設(shè)計(jì)，電池狀態(tài)檢測(cè)子程序設(shè)計(jì)，CAN收發(fā)子程序設(shè)計(jì)，EEPROM讀寫(xiě)子程序設(shè)計(jì)。 最后，在電動(dòng)汽車(chē)上搭建實(shí)驗(yàn)平臺(tái)，將鉛酸蓄電池組與設(shè)計(jì)的軟硬件系統(tǒng)聯(lián)合進(jìn)行調(diào)試、試驗(yàn)。測(cè)得了相關(guān)數(shù)據(jù)。試驗(yàn)結(jié)果表明，本文介紹的電池管理系統(tǒng)硬件電路可靠、經(jīng)濟(jì)、抗干擾能力強(qiáng)。可以實(shí)現(xiàn)：電池電壓、電流、溫度的模擬量采集；剩余電量的計(jì)算和電池狀態(tài)的判斷；實(shí)時(shí)顯示，故障時(shí)報(bào)警等BMS相關(guān)功能。
標(biāo)簽： 純電動(dòng)汽車(chē) 電池管理系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶(hù)：hustfanenze
環(huán)境的不斷污染、石油能源的加劇消耗促使純電動(dòng)車(chē)成為了各國(guó)各汽車(chē)廠(chǎng)商爭(zhēng)相研究的對(duì)象。而閥控免維護(hù)鉛酸蓄電池（VRLA）憑著其低廉的價(jià)格優(yōu)勢(shì)占據(jù)了車(chē)用蓄電池的大部分市場(chǎng)份額。本文旨在開(kāi)發(fā)一套完整的VRLA蓄電池管理系統(tǒng)，包括蓄電池狀態(tài)檢測(cè)、均衡充放電管理、溫度管理、充放電管理等。 本文首先討論了車(chē)用VRLA蓄電池的特性，包括其失效模式、改進(jìn)方式以及各種充電方法對(duì)其物理上的影響。隨后，針對(duì)VRLA車(chē)用蓄電池，本文著重討論了電動(dòng)汽車(chē)蓄電池的智能管理系統(tǒng)，第三章到第四章詳細(xì)介紹了裝載車(chē)內(nèi)的管理系統(tǒng)（檢測(cè)系統(tǒng)、均衡系統(tǒng)）；第五章著重討論了置于車(chē)外的充放電管理系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。 狀態(tài)檢測(cè)系統(tǒng)系統(tǒng)主要包括電池狀態(tài)采集系統(tǒng)以及剩余容量SoC、健康狀態(tài)SoH測(cè)量系統(tǒng)。本文針對(duì)電動(dòng)汽車(chē)這個(gè)特殊應(yīng)用場(chǎng)合，提出了一種新的同時(shí)基于A(yíng)H定律、Peukert方程、溫度修正、SoH以及開(kāi)路電壓的的容量預(yù)測(cè)方法。 均衡充電系統(tǒng)的目的是保持串聯(lián)電池組單體電池容量的均衡。均衡管理系統(tǒng)主要包括控制器、開(kāi)關(guān)組件以及輔助均衡充電器三個(gè)部分。 主充電系統(tǒng)采用的是正負(fù)脈沖的充電方式，本系統(tǒng)通過(guò)一個(gè)全橋雙向DC/DC變流器來(lái)實(shí)現(xiàn)。主充電器的功率等級(jí)為20kW，在本課題組中，這個(gè)功率等級(jí)較之以往有較大的突破。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：飛翔的胸毛
可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專(zhuān)用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點(diǎn)，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動(dòng)態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn)，又具FPGA靈活的重構(gòu)特點(diǎn)；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺(tái)很適合于容錯(cuò)算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目；動(dòng)態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù)，重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯(cuò)的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯(cuò)設(shè)計(jì)方案，并研究其實(shí)現(xiàn)技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺(tái)和軟件算法，并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計(jì)了實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)的硬件平臺(tái)，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說(shuō)明了動(dòng)態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程，實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)容錯(cuò)的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個(gè)過(guò)程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時(shí)需要的軟件，主要有兩個(gè)功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫(xiě)進(jìn)FPGA內(nèi)部的配置存儲(chǔ)器中，改變FPGA內(nèi)部的功能。其次，是實(shí)現(xiàn)容錯(cuò)技術(shù)的算法。
標(biāo)簽： FPGA 動(dòng)態(tài) 容錯(cuò)技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：edrtbme
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
