針對主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于Sdr Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個(gè)像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動(dòng)態(tài)內(nèi)存核[7 ]的實(shí)用性。
上傳時(shí)間： 2013-08-21
上傳用戶：sjw920325
ref-Sdr-Sdram-vhdl代碼 Sdr SdrAM Controller v1.1 readme.txt This readme file for the Sdr SdrAM Controller includes information that was not incorporated into the Sdr SdrAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上傳時(shí)間： 2013-11-13
上傳用戶：takako_yang
ref-Sdr-Sdram-vhdl代碼 Sdr SdrAM Controller v1.1 readme.txt This readme file for the Sdr SdrAM Controller includes information that was not incorporated into the Sdr SdrAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.
上傳時(shí)間： 2013-10-23
上傳用戶：半熟1994
標(biāo)準(zhǔn)Sdr SdrAM控制器參考設(shè)計(jì)，Lattice提供的verilog源代碼
標(biāo)簽： SdrAM Sdr 標(biāo)準(zhǔn) 控制器
上傳時(shí)間： 2015-04-14
上傳用戶：frank1234
淺談軟件無線電技術(shù)Sdr及其在未來移動(dòng)通信4G中的應(yīng)用
標(biāo)簽： Sdr 軟件 無線電技術(shù) 中的應(yīng)用
上傳時(shí)間： 2015-07-13
上傳用戶：songyue1991
軟件無線電Sdr的仿真，使用matlab仿真。
上傳時(shí)間： 2015-09-22
上傳用戶：hphh
Sdr SdrAM控制器參考設(shè)計(jì),很好的
標(biāo)簽： SdrAM Sdr 控制器 參考設(shè)計(jì)
上傳時(shí)間： 2015-10-27
上傳用戶：manlian
Hynix公司8M byte Sdr Sdram的verilog語言仿真實(shí)現(xiàn)。
標(biāo)簽： verilog Hynix Sdram byte
上傳時(shí)間： 2014-12-04
上傳用戶：h886166
一篇講解ALTERA的FPGA如何實(shí)現(xiàn)Sdr SRAM的指導(dǎo)文章。很有指導(dǎo)意義。
標(biāo)簽： ALTERA FPGA SRAM Sdr
上傳時(shí)間： 2016-02-22
上傳用戶：wfeel
詳細(xì)介紹了ALTERA器件的IP CORE以及如何使用Sdr SdrAM CONTROL
標(biāo)簽： CONTROL ALTERA SdrAM CORE
上傳時(shí)間： 2016-04-12
上傳用戶：685
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<button id="mqeig"></button>