s3c6410 pcb 源文件圖像 PROTEL DXP ALTIUM DESIGNER pads2007 orcad powerpcb
上傳時(shí)間： 2013-07-23
上傳用戶：jennyzai
Altium+Designer+09激活
上傳時(shí)間： 2013-04-24
上傳用戶：ezgame
本文以濾波技術(shù)飛速發(fā)展，小波濾波優(yōu)越性的凸現(xiàn)，以及虛擬儀器的易操作等良好特性為背景，以簡(jiǎn)單易行和濾波效果良好為研究目的，展開(kāi)本文信號(hào)濾波處理的研究工作。 在深入研究三種小波濾波方法原理和優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出了一種新的優(yōu)化濾波方法，包括以下三個(gè)方面： 首先，將靜態(tài)小波變換(SWT)應(yīng)用于濾波處理。利用SWT的平移不變性和冗余性來(lái)進(jìn)行含噪信號(hào)的分解，這樣不僅彌補(bǔ)了正交小波變換的不足，而且提高了濾波性能。 然后，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)濾波算法。該算法把小波系數(shù)間的相關(guān)性應(yīng)用于閾值濾波。它是在構(gòu)造出基于空域相關(guān)的顯著性函數(shù)和基于顯著性函數(shù)的閾值濾波過(guò)程的基礎(chǔ)上，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)，并且把極小化廣義交叉驗(yàn)證(GCV)得到均方差(MSE)意義下的最優(yōu)閾值作用于該優(yōu)化閾值函數(shù)。該濾波算法不僅實(shí)現(xiàn)了噪聲的有效去除，而且信號(hào)的重要特征也保留完好； 最后，引入了新型鎖相環(huán)--正交鎖相環(huán)(QPLL)。鑒于QPLL不僅具有鎖定范圍寬、入鎖速度快、鎖定后精度高的性能，而且還具有良好的抑制諧波、噪聲的能力，以及對(duì)波形畸變不敏感等良好特性，所以QPLL的引入達(dá)到了信號(hào)鎖定和優(yōu)化濾波的目的，使優(yōu)化濾波方法的設(shè)計(jì)更具新意，而且取得了更好的濾波效果。 為了驗(yàn)證優(yōu)化濾波方法，本文搭建了實(shí)驗(yàn)平臺(tái)，它是由FPGA信號(hào)采集部分和LabVIEW軟件濾波處理兩個(gè)部分構(gòu)成。通過(guò)傳感器采集信號(hào)，經(jīng)過(guò)A/D轉(zhuǎn)換后送入FPGA。以FPGA為CPU控制A/D轉(zhuǎn)換，并進(jìn)行波形數(shù)據(jù)緩存，在接收到LabVIEW的命令后，將存儲(chǔ)的數(shù)據(jù)送給串口。在LabVIEW中，從串口檢測(cè)所需的波形數(shù)據(jù)，然后通過(guò)優(yōu)化濾波方法將數(shù)據(jù)進(jìn)行濾波處理，最后在前面板中把實(shí)驗(yàn)結(jié)果顯示出來(lái)。 實(shí)驗(yàn)結(jié)果表明，該優(yōu)化濾波方法不僅能實(shí)現(xiàn)優(yōu)良的濾波功能，而且簡(jiǎn)單易行，是一種有效的濾波方法。
上傳時(shí)間： 2013-07-20
上傳用戶：gokk
altium designer是protel的最新版本，功能強(qiáng)大，該文檔詳細(xì)介紹了該軟件的使用，對(duì)于初學(xué)者是個(gè)很好的教程。
標(biāo)簽： altium_designer 教程
上傳時(shí)間： 2013-07-14
上傳用戶：lepoke
主要為Altium Designer 軟件中的 原理圖文件。其中包含了常用的比較電路，運(yùn)算電路，濾波電路，推挽電路等等，開(kāi)發(fā)設(shè)計(jì)人員或是相關(guān)人員可以直接調(diào)用，帶來(lái)極大方便！
上傳時(shí)間： 2013-04-24
上傳用戶：6546544
altium designer 是protel的升級(jí)版本，很適合初學(xué)者哦！
標(biāo)簽： AltiumDesigner
上傳時(shí)間： 2013-04-24
上傳用戶：fling_up
隨著嵌入式系統(tǒng)的發(fā)展、嵌入式應(yīng)用的不斷增長(zhǎng)以及嵌入式系統(tǒng)復(fù)雜性不斷提高，嵌入式軟件的規(guī)模和復(fù)雜性也不斷提高。在目前的嵌入式系統(tǒng)開(kāi)發(fā)中間，軟件開(kāi)發(fā)占80％以上的工作量，嵌入式軟件的質(zhì)量和開(kāi)發(fā)周期對(duì)產(chǎn)品的最終質(zhì)量和上市時(shí)間起到?jīng)Q定性的影響。因此，為了保持產(chǎn)品競(jìng)爭(zhēng)力，支持用戶對(duì)嵌入式設(shè)備進(jìn)行快速、高效的軟件開(kāi)發(fā)，嵌入式的開(kāi)發(fā)人員迫切需要更加強(qiáng)大的調(diào)試技術(shù)和手段來(lái)為開(kāi)發(fā)復(fù)雜的嵌入式應(yīng)用提供幫助；同時(shí)，強(qiáng)有力的嵌入式軟件開(kāi)發(fā)工具也是基本的必備條件。 本文結(jié)合ARM公司RVDS集成開(kāi)發(fā)環(huán)境中調(diào)試模塊組成部分Event Viewer系統(tǒng)的開(kāi)發(fā)，實(shí)現(xiàn)了對(duì)通過(guò)原始數(shù)據(jù)源采集到的CoreSight跟蹤數(shù)據(jù)的完整實(shí)時(shí)解析，并最終在顯示模塊中將其包含的信息以可視化的形式直觀地展現(xiàn)給用戶，以供后續(xù)的程序性能分析和嵌入式軟件系統(tǒng)調(diào)試。研究了與本課題相關(guān)的一些技術(shù)，包括CoreSight調(diào)試體系結(jié)構(gòu)、嵌入式常見(jiàn)調(diào)試技術(shù)、Eclipse平臺(tái)體系架構(gòu)及其插件擴(kuò)展點(diǎn)技術(shù)。在研究嵌入式集成開(kāi)發(fā)環(huán)境國(guó)內(nèi)外現(xiàn)狀及其發(fā)展趨勢(shì)的基礎(chǔ)上，結(jié)合Event Viewer系統(tǒng)的整體需求，介紹了系統(tǒng)的總體設(shè)計(jì)及其功能模塊劃分，并給出了系統(tǒng)的第三方擴(kuò)展設(shè)計(jì)。討論了系統(tǒng)解析模塊的設(shè)計(jì)與實(shí)現(xiàn)。在分析CoreSight跟蹤數(shù)據(jù)解析流程的基礎(chǔ)上，對(duì)系統(tǒng)中解析模塊進(jìn)行了詳細(xì)設(shè)計(jì)，并完成了基于ITM數(shù)據(jù)流的解析實(shí)現(xiàn)。結(jié)合系統(tǒng)的功能需求和解析模塊的設(shè)計(jì)，本文利用Eclipse插件擴(kuò)展點(diǎn)機(jī)制，劃分解析模塊提供對(duì)外擴(kuò)展，實(shí)現(xiàn)了系統(tǒng)向第三方產(chǎn)品提供商提供擴(kuò)展接口的功能，第三方可以在此基礎(chǔ)上提供自己的解析處理。利用Eclipse View擴(kuò)展點(diǎn)和SWT/JFace技術(shù)，實(shí)現(xiàn)了對(duì)跟蹤數(shù)據(jù)的前臺(tái)展示，包括Text、Event、Analog三種類型；本文著重討論了Analog展示部分的詳細(xì)設(shè)計(jì)和實(shí)現(xiàn)，將解析后得到的Analog數(shù)據(jù)信息以實(shí)時(shí)曲線圖的形式展現(xiàn)給客戶，提供對(duì)Analog數(shù)據(jù)變化趨勢(shì)的直觀描述。
標(biāo)簽： ARMCoreSight 調(diào)試技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：www240697738
有了它，新手在用Altium Designer畫(huà)原理圖時(shí)可以很容易的找到元器件
標(biāo)簽： 元器件 中英文對(duì)照
上傳時(shí)間： 2013-07-29
上傳用戶：xiaoyunyun
Altium+Designer+Summer+08破解文件 （模板生成License網(wǎng)絡(luò)、單機(jī)版皆可）
標(biāo)簽： AltiumDesigner 08 破解文件
上傳時(shí)間： 2013-04-24
上傳用戶：mpquest
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對(duì)性，即每一套嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場(chǎng)合與特定功能，這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時(shí)間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺(tái)，并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過(guò)程中采用美國(guó)ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開(kāi)發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開(kāi)發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則，并進(jìn)行全面的電路仿真試驗(yàn)，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無(wú)線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來(lái)本文具體工作如下： 1．完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)平臺(tái)?；谠撚布脚_(tái)，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無(wú)需對(duì)硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺(tái)的設(shè)計(jì)原則及設(shè)計(jì)方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì)，在ARM硬件平臺(tái)上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問(wèn)題。 3．完成了對(duì)所開(kāi)發(fā)的嵌入式系統(tǒng)硬件平臺(tái)的測(cè)試工作，完成了基于AT89C51的PCI測(cè)試卡軟硬件設(shè)計(jì)?；诖藴y(cè)試卡，可以實(shí)現(xiàn)對(duì)系統(tǒng)中的PCI通訊功能進(jìn)行有效測(cè)試，以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成，使其可以作為嵌入式應(yīng)用的二次開(kāi)發(fā)或?qū)嶒?yàn)平臺(tái)，用于工業(yè)產(chǎn)品開(kāi)發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-22
上傳用戶：sztfjm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="u8iaw"></input>
