為了實現(xiàn)某生產(chǎn)線上MCU的數(shù)據(jù)采集,設計了一種基于FPGA和UART的數(shù)據(jù)采集系統(tǒng),并完成系統(tǒng)的軟硬件設計。整個設計完全采用硬件邏輯VHDL語言,集成在一枚Altera的cyclone芯片內(nèi),設計了單片機總線與FPGA接口邏輯,數(shù)據(jù)緩存的雙端口RAM、FIFO和UART串行發(fā)送模塊。通過仿真和實際應用證明系統(tǒng)的準確性,該方法和理念具有一定的通用性,為數(shù)據(jù)采集系統(tǒng)的設計提供了一個新思路,使系統(tǒng)更緊湊,易維護,更可靠。
標簽:
FPGA
UART
MCU
總線
上傳時間:
2013-10-11
上傳用戶:lliuhhui