精品免费日韩av,天堂久久av,自拍亚洲一区

STM32f103硬件開(kāi)源

基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì)

基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語(yǔ)言

上傳時(shí)間： 2013-08-06

上傳用戶：taozhihua1314
從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無(wú)線電平臺(tái)

從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無(wú)線電平臺(tái)。重點(diǎn)研究了該實(shí)驗(yàn)平臺(tái)多模式\\\\\\\\r\\\\\\\\n數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等，充分體現(xiàn)了軟件無(wú)線電系統(tǒng)的靈活性、\\\\\\\\r\\\\\\\\n開(kāi)放性和兼容性等特點(diǎn)。

標(biāo)簽： FPGA DSP 軟件硬件

上傳時(shí)間： 2013-08-06

上傳用戶：miaochun888
FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的關(guān)鍵問(wèn)題研究

基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的關(guān)鍵問(wèn)題研究，適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考

標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-08-07

上傳用戶：13215175592
一個(gè)用cpld實(shí)現(xiàn)的數(shù)控系統(tǒng)硬件直線插補(bǔ)器的簡(jiǎn)單方案

一個(gè)用cpld實(shí)現(xiàn)的數(shù)控系統(tǒng)硬件直線插補(bǔ)器的簡(jiǎn)單方案

標(biāo)簽： cpld 數(shù)控系統(tǒng) 硬件直線

上傳時(shí)間： 2013-08-07

上傳用戶：klin3139
本系統(tǒng)由服務(wù)器軟件控制平臺(tái)和fpga硬件處理系統(tǒng)組成

本系統(tǒng)由服務(wù)器軟件控制平臺(tái)和fpga硬件處理系統(tǒng)組成，其中fpga硬件處理系統(tǒng)是整個(gè)系統(tǒng)的核心部分。系統(tǒng)管理員通過(guò)服務(wù)器的軟件控制平臺(tái)可以對(duì)fpga硬件處理系統(tǒng)進(jìn)行即時(shí)的配置，fpga硬件處理系統(tǒng)按照系統(tǒng)管理員的配置進(jìn)行工作，并會(huì)在檢測(cè)到異常情況或者檢測(cè)到用戶敏感的流量或者數(shù)據(jù)包的時(shí)候通知服務(wù)器，服務(wù)器會(huì)向管理員發(fā)送通知。管理員可以在服務(wù)器軟件平臺(tái)上做進(jìn)一步的分析處理。

標(biāo)簽： fpga 服務(wù)器控制平臺(tái)

上傳時(shí)間： 2013-08-07

上傳用戶：molo
研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。

研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n

標(biāo)簽： MUSIC FPGA DSP 算法

上傳時(shí)間： 2013-08-08

上傳用戶：wsq921779565
電子設(shè)計(jì)大賽作品_音頻信號(hào)分析儀的FPGA源碼(一等獎(jiǎng))

電子設(shè)計(jì)大賽作品_音頻信號(hào)分析儀的FPGA源碼(一等獎(jiǎng))

標(biāo)簽： FPGA 電子設(shè)計(jì)大賽源碼音頻信號(hào)分析儀

上傳時(shí)間： 2013-08-08

上傳用戶：haohaoxuexi
基于DSP＋FPGA的實(shí)時(shí)圖像識(shí)別系統(tǒng)硬件與算法設(shè)計(jì)

基于DSP＋FPGA的實(shí)時(shí)圖像識(shí)別系統(tǒng)硬件與算法設(shè)計(jì)

標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像識(shí)別系統(tǒng)

上傳時(shí)間： 2013-08-09

上傳用戶：zczc
Altera的FPGA設(shè)計(jì)的硬件除法器

Altera的FPGA，設(shè)計(jì)的硬件除法器

標(biāo)簽： Altera FPGA 硬件除法器

上傳時(shí)間： 2013-08-09

上傳用戶：壞天使kk
針對(duì)Xilinx公司FPGA的硬件電路原理與具體實(shí)現(xiàn)方法

文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對(duì)Xilinx 公司FPGA 的特點(diǎn)，對(duì)各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語(yǔ)言完成，通過(guò)后仿真驗(yàn)證\r\n電路正確性，并給出綜合結(jié)果。

標(biāo)簽： Xilinx FPGA 硬件電路原理

上傳時(shí)間： 2013-08-09

上傳用戶：qiaoyue

主站蜘蛛池模板：潢川县| 大同县| 剑阁县| 商都县| 阳原县| 搜索| 迭部县| 安丘市| 苏尼特右旗| 南安市| 静宁县| 全椒县| 大同县| 钟祥市| 四会市| 双鸭山市| 吉林省| 印江| 文昌市| 获嘉县| 漳平市| 海盐县| 白水县| 普安县| 安福县| 平塘县| 延庆县| 喀喇沁旗| 宁陵县| 九龙坡区| 吴堡县| 新竹县| 和政县| 邯郸市| 瓦房店市| 忻州市| 黄大仙区| 长武县| 伊川县| 广灵县| 海南省|