<code id="qg2gi"></code>
<bdo id="qg2gi"></bdo>
·詳細(xì)說明：MP3制作方法和原理圖(包括硬件部分知識)-MP3 manufacture method and schematic diagram (including hardware partial knowledge) 文件列表: MP3制作 .......\新型MP3解碼芯片VS1001K及其應(yīng)用.files .......\.............
上傳時間： 2013-05-27
上傳用戶：yph853211
·詳細(xì)說明：OpenCV上目標(biāo)跟蹤和行人跟蹤非常需要的視頻序列源，來源于卡內(nèi)基梅隆大學(xué)。大家共同學(xué)習(xí)
標(biāo)簽： OpenCV 目標(biāo)跟蹤 視頻序列
上傳時間： 2013-08-02
上傳用戶：lwwhust
·VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計
標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計
上傳時間： 2013-04-24
上傳用戶：李彥東
·源碼公開的MCS 51 單片機的宏匯編器 Macro Assembler of MCS MCS-51 micro controller Version 0.12 這是一個應(yīng)屆生寫的習(xí)作 盡管這個軟件A51 還未完全達(dá)到滿意的效果不過與Keil 公司的A51 配合起來使用還是不錯的 公開源碼和文檔的目的是希望能夠給一些愛好者作為學(xué)習(xí)編譯原理和C 程序設(shè)計的靶子同時也希望有更多的熱心人參與修改源碼直至
上傳時間： 2013-07-23
上傳用戶：xjz632
·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 錄譯者序前言第1章 簡介&n
標(biāo)簽： nbsp Verilog HDL 硬件描述語言
上傳時間： 2013-07-02
上傳用戶：6404552
·詳細(xì)說明：功能很全的車牌識別系統(tǒng)源碼，包括各種圖形基礎(chǔ)處理與變換
標(biāo)簽： 車牌識別系統(tǒng) 源碼
上傳時間： 2013-06-19
上傳用戶：handless
·G.729的編解碼C源碼(使用Intel的IPP包)堪稱效率最高-g.729 arranges decodes the c source code (to use intel the ipp package) to may be called the efficiency to be highest.文件列表: G729 ....\api ....\...
上傳時間： 2013-07-01
上傳用戶：wsm555
基于瞬時無功功率理論、滯環(huán)電流控制的三相電力有源濾波器Matlab仿真模型
上傳時間： 2013-04-24
上傳用戶：teddysha
高精度的信號源是各種測試和實驗過程中不可缺少的工具，在通信、雷達(dá)、測量、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。傳統(tǒng)的頻率合成方法設(shè)計的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術(shù)的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術(shù)可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續(xù)的信號，基于FPGA的DDS技術(shù)提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進行理論分析，總結(jié)出雜散分布規(guī)律。同時以DDS的頻譜分析為基礎(chǔ)，給出了幾種改善雜散的方法。本文結(jié)合相關(guān)文獻資料采用傅立葉變換的方法對相位截斷時DDS雜散信號的頻譜特性進行了研究，得到了雜散分布的規(guī)律性結(jié)論，并應(yīng)用在程序設(shè)計程中；DDS技術(shù)的實現(xiàn)依賴于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術(shù)相結(jié)合，確定了FPGA器件的整體設(shè)計方案，詳細(xì)說明了各個模塊的功能和設(shè)計方法，并對其關(guān)鍵部分進行了優(yōu)化設(shè)計，從而實現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設(shè)計方法，十分方便調(diào)試。為了得到滿足設(shè)計要求的模擬波形，本文還設(shè)計了幅度調(diào)節(jié)、D/A轉(zhuǎn)換和低通濾波等外圍硬件電路。 實驗結(jié)果表明，本文設(shè)計的基于DDS技術(shù)的多波形信號源基本能夠滿足普通學(xué)生實驗室的要求。
標(biāo)簽： FPGA 算法 數(shù)字頻率合成器
上傳時間： 2013-06-11
上傳用戶：woshiayin
·詳細(xì)說明：DSP2407/5402硬件+CCS指南
上傳時間： 2013-06-30
上傳用戶：doudouzdz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="akqsg"></bdo>
